[發明專利]提高計算機存儲器速度和容量的裝置和方法

無效

• 申請號: 99807738.0
• 申請日: 1999-06-22
• 公開（公告）號: CN1306735A
• 公開（公告）日: 2001-08-01
• 發明（設計）人: 克里斯·卡拉巴茨奧斯
• 申請（專利權）人: 克里斯·卡拉巴茨奧斯
• 主分類號: H05K1/14
• 分類號: H05K1/14
• 代理公司: 中原信達知識產權代理有限責任公司
• 代理人: 方挺,余朦

發明領域

本發明涉及一種具有提高存儲器訪問速度(或相反地，具有擴大存儲器容量)的計算機系統，具體涉及用電子方法減少存儲器總線和存儲器模塊間電容的系統。

相關現有技術的描述

對計算機性能和容量越來越高的要求不斷要求更多個的RAM(隨機存取存儲器)和更快速的RAM存儲器。

限制RAM容量和速度的因素有：包含RAM在內的存儲器芯片的結構和裝載有存儲器芯片的印刷電路板之間的相互連接。

由于涉及到當今工業領域通用的集成存儲器的存儲器封裝形式及為了滿足當今工業領域標準的數據總線寬度，存儲器芯片被以簇的形式集成于印刷電路板上。有幾種類型的印刷電路板，如SIMM型、DIMM型、SODIMM型和RIMM型等。為簡要起見，以下用DIMM來代表上述不同類型中任何一種或全部。

DIMM在印刷電路板邊緣具有導電焊盤，被稱作邊緣連接器。當需要插入連接器中時，邊緣連接器被用于電氣連接，也被用來支撐DIMM和集成于DIMM印刷電路板上的存儲器芯片。

連接器通常焊接于主板上，以方便連接從計算機處理器(CPU)或控制器芯片到DIMM存儲器芯片或DRAM(或其它如前所述類型的存儲器芯片)的導電引線。其中有數據線(DATA?LINES)、地址線(ADDRESS?LINES)和控制線(CONTROL?LINES)，它們共同形成計算機的總線系統(BUS?SYSTEM)。

DATA?LINES是雙向的。它們將CPU或控制器的雙向端子與DIMM上DRAM芯片的雙向端子進行連接。兩連接端子間的任何物理印刷布線都將被一電子元件(驅動器D)所驅動，并被另一電子元件(接收器R)所接收。物理印刷布線充電的速度依賴于幾個因素，其中之一是驅動或激活該印刷布線的電子元件提供所需電荷的能力，另一是被充電印刷布線的全部電容和其它參數。印刷布線上聚積的電荷量由印刷布線的電容所決定。根據物理定律，每條印刷布線都形成一電容，其電容值是印刷布線整個長度的電容和所有連接于該布線的電子元件引腳和電路的電容。

當D(驅動器)的連接器圍繞在BUS(總線)四周以便為特定的系統形成需要的存儲器密度時，每條DATA?BUS(數據線)上累積的電容便增大。為了獲得理想的速度性能，在DATA?LINES(數據線)被要求重新加電或重新驅動之前，就必須為系統規定與BUS相連的DIMM的數量要受到限制。

目前DIMM的結構是這樣的，即多個DRAM被連接在一起，以便增加存儲器密度。每個DRAM芯片引腳都形成一特定的電容負荷。將所有DRAM芯片連接到一起的印刷線都加到該電容負荷上。系統板設計者指定在DIMM的DATA?LINE(數據線)的輸入端TAB所允許測量到的全部電容負荷，并以其作為能被用于BUS上的DIMM數量的限制因素，從而形成預定的存儲器密度。

在運行中，某一時刻僅有一個DIMM被選擇。然而，所選的DIMM的數據線會面臨由在整個總線上存在的所有其它DIMM、連接器、主板印刷線長度以及所有其它因素所造成的整個電容負荷。

然而，單根引線(lead)并不是優良的導體，尤其是在現代計算機以高速運行時。當今存儲器訪問速度是以納秒(10^-9秒)計的，對個人計算機而言是以皮秒(10^-12秒)計的。

在如此高的速度上，引線的電阻和引線間的電容形成一阻容電路，它使得在連接器和存儲器芯片間反復的脈沖變得惡化，有時達到不可靠的程度。

眾所周知，與電容串聯的電阻將產生延時，其用下式表達：

Δt=1/(RC)

其中，

Δt=RC電路產生的時間延遲；

R=電阻

C=電容

此種RC延時的結果就是導致一系列在某些點被嚴格限定的脈沖變得不可測。例如，考慮圖2a所示的理想脈沖。一般情況下，這些完美的直角52、54很容易被測量到，但在高速下卻罕見此種波形。相反，始終存在的電容卻會引起每個脈沖產生一上升時間56和一下降時間58。如圖2c所示，當上升時間60和下降時間62與脈沖寬度64相比變得極端時，脈沖被嚴重變形，且難以測量，可能導致不可接受的測量錯誤。

因此，存儲器能被訪問的速度是引線電容和電阻及其它因素的直接函數。電容的影響尤其麻煩，因為每根電路板線的電容都加到其它電路板線的電容中。電容的這種增加特性也限制了能被置于一塊存儲器板上的存儲器芯片的數量，因為存儲器芯片越多，引線就越多；引線越多，就會引入越多的電容。