[發明專利]存儲單元及備有該存儲單元的非易失性半導體存儲器無效
| 申請號: | 98107926.1 | 申請日: | 1998-05-06 |
| 公開(公告)號: | CN1211077A | 公開(公告)日: | 1999-03-17 |
| 發明(設計)人: | 大中道崇浩;味香夏夫 | 申請(專利權)人: | 三菱電機株式會社 |
| 主分類號: | H01L27/115 | 分類號: | H01L27/115;H01L27/10 |
| 代理公司: | 中國專利代理(香港)有限公司 | 代理人: | 楊凱,葉愷東 |
| 地址: | 日本*** | 國省代碼: | 暫無信息 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 存儲 單元 備有 非易失性 半導體 存儲器 | ||
本發明涉及存儲單元及備有該存儲單元的非易失性半導體存儲器,特別是涉及用低壓電源進行寫入及擦除的存儲單元及備有該存儲單元的非易失性半導體存儲器。
近年來,作為非易失性半導體存儲器之一種的快速存儲器(flashmemory),由于其制造成本比動態隨機存取存儲器(DRAM)便宜,所以期待著將其作為下一代的存儲器件。
圖43是表示現有的NOR型快速存儲器的存儲單元陣列1000的結構的電路圖。將存儲單元陣列1000排列成多條字線WL及多條位線BL。在圖43中,代表性地示出了字線WL1、WL2、WL3、…及位線BL1、BL2、BL3、…。將存儲單元MC設在字線WL和位線BL的各交點處。存儲單元MC由浮置型MOS晶體管構成。
現在說明構成存儲單元的存儲單元晶體管的結構。
圖44是說明非易失性半導體存儲器的存儲單元晶體管的結構用的剖面示意圖。如圖44所示,存儲單元晶體管具有:在p型半導體襯底1的主表面上形成的n型源區2及n型漏區3;在被夾在該源區2及漏區3之間的溝道區的上方、將隧道氧化膜4夾在中間形成的浮柵電極5;以及在該浮柵電極5的上方將絕緣膜6夾在中間形成的控制柵電極7。將在浮柵電極5及控制柵電極7的側壁上形成的側壁絕緣膜9作為掩模,通過離子注入形成各存儲單元晶體管的源區2及漏區3。
參照圖43~圖44,在各存儲單元中源線SL連接在源區2上。位線BL連接在漏區3上。字線WL連接在控制柵電極7上。
源漏之間的導電度(電導)隨著加在控制柵電極7上的電位的變化而變化。將通過增加控制柵電極7的電位而使電流開始在源漏之間流動的控制柵電極7的電位稱為閾值。該閾值隨著電子在浮柵電極5上的蓄積而增加。
存儲單元晶體管通過改變浮柵電極5的帶電狀態來存儲信息。另外,浮柵電極5由于利用絕緣膜與外部非導電性地隔斷,所以能非易失性地存儲信息。
其次,簡單地說明NOR型快速存儲器的讀出工作、寫入工作及擦除工作。
在寫入工作中,通過溝道熱電子注入,將電子注入浮柵電極。因此,存儲單元晶體管的閾值Vth從閾值低的一側向閾值高的一側變化。
在擦除工作中,利用源或漏的柵電極邊緣處的FN(福勒-諾德海姆)隧道現象,將電子從浮柵電極拉出。因此,閾值Vth從閾值高的一側向閾值低的一側變化。
在讀出工作中,將1V左右的電壓加在所選擇的位線BL上,將外部電源電壓Vcc供給所選擇的字線WL,根據電流是否流過所選擇的字線WL和所選擇的位線BL的交點處的存儲單元晶體管的源漏之間,讀出信息。
圖45~圖46是NOR型快速存儲器的閾值電壓分布圖。如圖45所示,在NOR型快速存儲器的情況下,將閾值Vth比外部電源電壓Vcc(5V)高的狀態稱為寫入狀態,將閾值Vth比外部電源電壓Vcc(5V)低的狀態稱為擦除狀態。
在NOR型快速存儲器中,進行1位1位地寫入,且進行全部位一并同時擦除。因此,擦除狀態的閾值分布比寫入狀態的閾值分布寬。
因此,如圖46所示,如果使用現行的3.3伏的外部電源電壓Vcc,則發生閾值電壓Vth在1.5伏以下的所謂過擦除單元。
圖47是說明快速存儲器中的過擦除單元的問題用的電路圖。如圖47所示,在讀出與位線BL連接的存儲單元MC1的數據的情況下,與同一位線BL連接的存儲單元MC2、MC3、MC4、…成為過擦除單元。為了讀出存儲單元MC1的數據,將1V左右的電壓加在位線BL上。另外將外部電源電壓Vcc加在與存儲單元MC1連接的字線WL1上。
這時,分別與存儲單元MC2、MC3、MC4、…連接的字線WL2、WL3、WL4、…的電位即使是0V也無關,漏泄電流io通過各過擦除單元流過位線BL。其結果,由于呈選擇狀態的存儲單元MC1呈寫入狀態,所以電流即使不流過本來的存儲單元MC1也無關,而是從外部來判斷擦除狀態。因此,這樣的過擦除單元的存在成為快速存儲器工作上的致命缺陷。
其次,說明將位線分成各個區段的DINOR型快速存儲器。
在“非易失性半導體存儲器(特愿平8-116297號)”中公開了DINOR型快速存儲器的內容。以下說明其內容。
圖48是表示現有的DINOR型快速存儲器的存儲單元陣列2000的結構的電路圖。如圖48所示,存儲單元陣列2000包括兩個存儲單元陣列塊BLK0及BLK1。在圖48中代表性地示出了1個存儲單元陣列塊BLK0或BLK1各自的4個存儲單元晶體管MC。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于三菱電機株式會社,未經三菱電機株式會社許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/98107926.1/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L27-00 由在一個共用襯底內或其上形成的多個半導體或其他固態組件組成的器件
H01L27-01 .只包括有在一公共絕緣襯底上形成的無源薄膜或厚膜元件的器件
H01L27-02 .包括有專門適用于整流、振蕩、放大或切換的半導體組件并且至少有一個電位躍變勢壘或者表面勢壘的;包括至少有一個躍變勢壘或者表面勢壘的無源集成電路單元的
H01L27-14 . 包括有對紅外輻射、光、較短波長的電磁輻射或者微粒子輻射并且專門適用于把這樣的輻射能轉換為電能的,或適用于通過這樣的輻射控制電能的半導體組件的
H01L27-15 .包括專門適用于光發射并且包括至少有一個電位躍變勢壘或者表面勢壘的半導體組件
H01L27-16 .包括含有或不含有不同材料結點的熱電元件的;包括有熱磁組件的





