[發明專利]集成電路的測試方法與裝置無效
| 申請號: | 98103705.4 | 申請日: | 1998-01-26 |
| 公開(公告)號: | CN1190255A | 公開(公告)日: | 1998-08-12 |
| 發明(設計)人: | 伯納德J·佩帕特;克拉克·謝潑德;艾爾弗雷德·拉里·克勞奇;羅伯特·阿什 | 申請(專利權)人: | 摩托羅拉公司 |
| 主分類號: | H01L21/66 | 分類號: | H01L21/66;G01R31/28 |
| 代理公司: | 中國國際貿易促進委員會專利商標事務所 | 代理人: | 付建軍 |
| 地址: | 美國伊*** | 國省代碼: | 暫無信息 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 集成電路 測試 方法 裝置 | ||
本發明與集成電路的測試有關,更具體地說與靜態電流測試和圓片級測試相關。
當一個互補金屬氧化物半導體(CMOS)電路處于靜態時,理想地說,電路中沒有從電源流出的電流。一個有缺陷的CMOS邏輯器件可以使得有電流從電源流出。理論上講,通過測試靜態漏(源)電流IDDQ來表征CMOS邏輯器件并找出有缺陷的器件是可能的。雖然一個有缺陷的CMOS器件可能在它的瞬態電流中會表現出異常情形,但是一般來說可以預計,由于有缺陷的個別邏輯門所引起的異常瞬態電流會被整個電路的瞬態電流所掩蓋。當然,對每一個邏輯門都做一個電流監測器使得異常瞬態電流成為可測的并且測試速度提高是可能的。然而,這種方法要求太高,在應用中可能是行不通的。
有許多關于現有技術中各種靜態電流測試方法的信息,包括:“CMOS超大規模集成電路的內置電流監測器”,A.Rubio等人著,1995年在法國巴黎舉行的IEEE歐洲設計與測試年會上發表;“內置電流測試”,W.Maly和M.Patyra著,發表于IEEE固態電路期刊,第27卷,第3期,1992年3月號;“電流測試的均衡BIC傳感器”,J.Rius和J.Figueras著,發表于《電子測試、理論和應用》期刊,1992年;以及“CMOS中IDDQ測試的內置電流傳感器”,C.Hsue和C.Lin著,在1993年國際測試年會上發表,由新澤西州普林斯頓的AT&T貝爾實驗室出版。
正如在現有技術中所見到的,靜態電流測試在CMOS數字電路中是有效的,有較高的探測明顯缺陷的覆蓋水平,而只需較少數量的測試向量。片上內置的電流傳感器相對于片外形式具有更多的優點,因為片上傳感器能夠以更高的鑒別力來探測有缺陷的靜態電流水平,并且具有相對較快的測試速度。可靠的電路設計成為電流測試技術應用中的關鍵點。靜態電流測試電路在測試超大規模(VLSI)CMOS集成電路中的應用已經被評估過。一大套傳感器的開發可以獲得。
一個靜態CMOS單元的電流并不總是固定的。當輸出時鐘的轉變發生時,一個IDD電流的尖峰就能夠被觀察到。這個尖峰是由于在輸出電路節點處負載電容的充電和放電引起的,另外,流經電路部分中PMOS和NMOS晶體管的改變狀態的疊加電流也能引起這種尖峰。當這種轉變完成后,單元處于靜態,而且實際上,IDD接近于零并且在轉變發生之前一直保持在這個范圍之內。靜態電流對電路性能衰減和其它引起IDDQ高于正常IDDQ許多數量級的缺陷十分敏感。根據IDDQ電流的這種特性來探測缺陷。
基本上認為,器件的缺陷電流的測試是通過對器件Vdd衰減的觀察而得到的。這是由于器件電源線的寄生電容的放電而引起的。參照圖2,IDDQ電流的測量需要一個額外的Vdd壓焊點或一個偽Vdd(PVdd)通過一個開關來提供動態電流,如圖2中所示的開關20。兩個外加數字信號,激勵12和監測器14用來確定表征缺陷電流的延遲時間。注意圖2中標注為監測器10的電路為芯片上每一個Vdd引腳所重復。
靜態電流的測量和測試提供了CMOS器件許多方面的信息。可以期望得到流水線器件測試,特別是減少與測試相關的硬件以及減少測試所需時間的靜態電流測試。同樣,也可期望擴展靜態測試,并因此減少保證故障覆蓋率的測試次數。
概要:在下面的闡述中,將列出大量具體的細節,例如具體的時序、字或字節長度等,來提供一個對本發明的全面理解。然而,顯然對于那些本領域的技術人員,沒有這些具體細節,本發明仍可被理解。在另一種情況下,為了不至于因一些不必要的細節而影響了對本發明的理解,電路以框圖的形式示出。通常,關于時序考慮的細節和類似的細節被省略,因為這些細節對整個發明的理解不是必要的,并且是在相關技術領域中普通人員的技能范圍內。
術語“總線”用于指代多個信號或用于傳輸一個或更多各種象數據、地址、控制或狀態等這些信息類型的導線。術語“確認”和“否認”分別用來指代將一個信號、狀態碼或類似的電路置于其邏輯真或邏輯假狀態。如果邏輯真狀態是邏輯電平1,那么邏輯假狀態就是邏輯電平0。反之,如果邏輯真狀態是邏輯電平0,那么邏輯假狀態就是邏輯電平1。
出于一致性和連續性的目的,具有多種功能和(或)為明確起見而采用多個名稱的壓焊點或引腳,比如一個用于偽Vdd和輸出的壓焊點(PVdd/0UT0),可以由任一個或所有可采用的名稱表示。任何或所有使用名稱的缺省并不意味著這個壓焊點或引腳的任一功能或特性的消失。
應要理解的是,為了描述的簡單明了,所闡述的部分沒有必要按比例畫出。例如,為了清楚,一些部分的尺寸相對于其它部分被放大。此外,在合適的地方,參照號被重復,用于指示相應的或類似的部分。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于摩托羅拉公司,未經摩托羅拉公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/98103705.4/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:防搶劫鎖手裝置及其生產方法和用途
- 下一篇:半導體器件及其制造方法
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





