[發明專利]數據輸出緩沖電路無效
| 申請號： | 97125597.0 | 申請日： | 1997-12-24 |
| 公開（公告）號： | CN1195860A | 公開（公告）日： | 1998-10-14 |
| 發明（設計）人： | 金東均 | 申請（專利權）人： | LG半導體株式會社 |
| 主分類號： | G11C7/00 | 分類號： | G11C7/00 |
| 代理公司： | 柳沈知識產權律師事務所 | 代理人： | 黃敏 |
| 地址： | 韓國忠*** | 國省代碼： | 暫無信息 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 數據 輸出 緩沖 電路 | ||
1.一種數據輸出緩沖電路，包括：
一噪聲產生抑制部分，用來檢測加到輸入和輸出數據的一輸入/輸出端子的一信號的電平，以輸出第一和第二噪聲產生抑制信號；
一上拉晶體管，具有一連接到該輸入/輸出端子的源極和一連接到一電源端的漏極；
一下拉晶體管，由與該輸入/輸出端子相連的上拉和下拉晶體管的兩個源極串聯連接到該上拉晶體管；
第一和第二驅動部分，用來驅動上拉晶體管和下拉晶體管；和
一箝位晶體管，通過第一噪聲產生抑制信號使其導通，用來抑制由于上拉晶體管的柵極和源極之間的電壓差而引起的襯底偏置的增加。
2.如權利要求1的數據輸出緩沖電路，其中該驅動部分包括有一具有連接到VPP端的源極的PMOS?M5和一具有連接到地端的源極的NMOS?M4，利用第二噪聲產生抑制信號而被截止并且該MPOS和NMOS的漏極被連接到上拉晶體管的柵極。
3.如權利要求1的數據輸出緩沖電路，其中第二驅動部分包括有一用來反相一DOUT信號的反相器以向下拉晶體管的柵極輸出被反相的DOUT信號。
4.如權利要求1的數據輸出緩沖電路，其中一噪聲降低電阻R1被置于第一驅動部分和上拉晶體管的柵極之間，并且一噪聲降低電阻R2被置于第二驅動部分和下拉晶體管的柵極之間。
5.如權利要求1的數據輸出緩沖電路，其中該噪聲產生抑制部分包括：
一第一“或非”門，邏輯地操作一寫啟動信號WEB和一通過輸入/輸出端子的數據信號，以輸出第一噪聲產生抑制信號；和
一第二“或非”門，邏輯地操作第一“或非”門的一輸出信號和DOUT信號，以輸出第二噪聲產生抑制信號。
6.如權利要求1的數據輸出緩沖電路，其中箝位晶體管具有連接到輸入/輸出端子的一源極和連接到上拉晶體管的柵極和通過噪聲降低電阻R1到第一驅動部分的一輸出端的漏極。
7.如權利要求1的數據輸出緩沖電路，其中如果一比標準地電壓較低電平的負電位被加到輸入/輸出端子，則噪聲產生抑制部分檢測該負電位并隨后輸出一高電平的第一噪聲產生抑制信號以導通該箝位晶體管，并輸出第二噪聲產生抑制信號以導通第一驅動部分的NMOS?M4。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于LG半導體株式會社，未經LG半導體株式會社許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/97125597.0/1.html，轉載請聲明來源鉆瓜專利網。
- 數據顯示系統、數據中繼設備、數據中繼方法、數據系統、接收設備和數據讀取方法
- 數據記錄方法、數據記錄裝置、數據記錄媒體、數據重播方法和數據重播裝置
- 數據發送方法、數據發送系統、數據發送裝置以及數據結構
- 數據顯示系統、數據中繼設備、數據中繼方法及數據系統
- 數據嵌入裝置、數據嵌入方法、數據提取裝置及數據提取方法
- 數據管理裝置、數據編輯裝置、數據閱覽裝置、數據管理方法、數據編輯方法以及數據閱覽方法
- 數據發送和數據接收設備、數據發送和數據接收方法
- 數據發送裝置、數據接收裝置、數據收發系統、數據發送方法、數據接收方法和數據收發方法
- 數據發送方法、數據再現方法、數據發送裝置及數據再現裝置
- 數據發送方法、數據再現方法、數據發送裝置及數據再現裝置
