[發(fā)明專利]運(yùn)算處理裝置

無效

• 申請(qǐng)?zhí)枺?/td>: 97112942.8
• 申請(qǐng)日: 1997-06-05
• 公開（公告）號(hào): CN1091900C
• 公開（公告）日: 2002-10-02
• 發(fā)明（設(shè)計(jì)）人: 三好明
• 申請(qǐng)（專利權(quán)）人: 松下電器產(chǎn)業(yè)株式會(huì)社
• 主分類號(hào): G06F7/50
• 分類號(hào): G06F7/50
• 代理公司: 中國(guó)國(guó)際貿(mào)易促進(jìn)委員會(huì)專利商標(biāo)事務(wù)所
• 代理人: 杜日新

本發(fā)明涉及具有乘法功能的運(yùn)算處理裝置，特別是涉及乘法器。

在并行乘法器中，采用對(duì)用乘數(shù)和被乘數(shù)并行地生成的多個(gè)部分積進(jìn)行加法運(yùn)算的辦法計(jì)算積。倘采用布斯(Booth)的算法，則可以減少部分積的個(gè)數(shù)。

若采用M.R.Santoro?et?al.，“SPIM：流水線64×64迭代乘法器”，IEEE?Journal?of?Solid-State?Circuit，Vol.24，No.2，pp.487-493，April1989，則可以構(gòu)成2進(jìn)數(shù)的4∶2壓縮器可以應(yīng)用于部分積的加法運(yùn)算中去。多個(gè)4∶2壓縮器并行起來構(gòu)成的進(jìn)位保存加法器被提供給部分積的加法運(yùn)算，而各4∶2壓縮器由2個(gè)3輸入2輸出全加器構(gòu)成。

多個(gè)部分積具有互不相同的權(quán)重。因此，在各部分積是用2的補(bǔ)數(shù)表示的2進(jìn)數(shù)的情況下，必須在部分積的進(jìn)位保存加法運(yùn)算之前進(jìn)行部分積的符號(hào)擴(kuò)展。在這里，考慮一個(gè)對(duì)采用2次布斯算法所生成的4個(gè)部分積P0、P1、P2和P3進(jìn)行加法運(yùn)算的例子。假定這4個(gè)部分積P0、P1、P2和P3分別具有2⁰，2²、2⁴和2⁶的權(quán)重，且每一個(gè)部分積都由9位構(gòu)成。各部分積的最高位位是符號(hào)位。在本例中，必須對(duì)除去具有最大的權(quán)重的部分積(最高位部分積)P3之外的3個(gè)部分積P0、P1和P2的每一個(gè)進(jìn)行符號(hào)擴(kuò)展。具體地說來就是為了對(duì)具有最小的權(quán)重的部分積(第1部分積)P0進(jìn)行符號(hào)擴(kuò)展，把該第1部分積的符號(hào)位的值設(shè)定于從該第1部分積往上的高位的6位中。另外，為了對(duì)具有第2號(hào)小的權(quán)重的部分積(第2部分積)P1進(jìn)行符號(hào)擴(kuò)展，把該第2部分積的符號(hào)位的值設(shè)定于從該第2部分積的符號(hào)位往上的高位的4位中。再有，為了對(duì)具有第3號(hào)小的權(quán)重的部分積(第3部分積)P2進(jìn)行符號(hào)擴(kuò)展，把該第3部分積的符號(hào)位的值設(shè)定于從該第3部分積的符號(hào)位往上的高位的2位中。然后對(duì)這些符號(hào)擴(kuò)展后的4個(gè)部分積P0、P1、P2和P3的每一位執(zhí)行進(jìn)位保存加法運(yùn)算。

上述4∶2壓縮器，顧名思義，是具有4個(gè)輸入和2個(gè)輸出的壓縮器。該4個(gè)輸入中的一個(gè)僅僅經(jīng)過2個(gè)全加器中的一方達(dá)到該4∶2壓縮器的兩個(gè)輸出，對(duì)此，其余的3個(gè)輸入則順次經(jīng)過2個(gè)全加器達(dá)到該4∶2壓縮器的兩個(gè)輸出。即，后者的3個(gè)輸入中的不論哪一個(gè)將構(gòu)成具有進(jìn)位保存加法器中的最長(zhǎng)的傳播時(shí)延的關(guān)鍵路徑(Critical?path)。然而，如上所述在對(duì)除去最高位部分積之外的所有的部分積進(jìn)行符號(hào)擴(kuò)展的情況下，該關(guān)鍵路徑的輸入將變成為依賴于不論哪一個(gè)部分積的符號(hào)位的值，因而將產(chǎn)生時(shí)間性的損失(penalty)。

本發(fā)明的目的是在部分積加法中減少符號(hào)擴(kuò)展所伴生的時(shí)間性損失。

為了達(dá)到上述目的，本發(fā)明的作法是，先把依據(jù)多個(gè)的符號(hào)位進(jìn)行了符號(hào)擴(kuò)展的特定的部分積分配給不構(gòu)成進(jìn)位保存加法器中的關(guān)鍵路徑的特定的輸入，然后把構(gòu)成該進(jìn)位保存加法器中的關(guān)鍵路徑的輸入固定到恒定值上。

具體地說來就是使本發(fā)明的運(yùn)算處理裝置或乘法器具備有部分積加法器，這一部分積加法器用來對(duì)每一個(gè)都是用2的補(bǔ)數(shù)表示的2進(jìn)數(shù)而且具有互不相同的權(quán)重的多個(gè)部分積進(jìn)行加法運(yùn)算，且該部分積加法器具備有：進(jìn)位保存加法器和邏輯電路。上述進(jìn)位保存加法器具有用于對(duì)多個(gè)部分積進(jìn)行進(jìn)位保存計(jì)算的多個(gè)輸入和至少一個(gè)輸出；上述邏輯電路用于向比上述多個(gè)部分積中具有最小的權(quán)重的部分積(第1部分積)的符號(hào)位高位的多個(gè)位中設(shè)定該第1部分積的符號(hào)位的值與其他的部分積的符號(hào)位的值間的多個(gè)邏輯運(yùn)算值。而且，在上述進(jìn)位保存加法器中，特定的輸入在與輸出之間至少與一個(gè)其他的輸入相比呈現(xiàn)出短的傳播延遲，且把已用上述邏輯電路進(jìn)行了符號(hào)擴(kuò)展的第1部分積分配給上述特定的輸入。

以下說明附圖。

圖1的方框圖示出了本發(fā)明的乘法器的具體例子。

圖2的方框圖示出了圖1中的部分積加法器的內(nèi)部構(gòu)成的一部分。

圖3的方框圖示出了圖1中的部分積加法器的內(nèi)部構(gòu)成另一部分。

圖4的方框圖示出了圖2和圖3中的一個(gè)4∶2壓縮器的內(nèi)部構(gòu)成。

圖5的電路圖示出了圖4中的一個(gè)全加器的內(nèi)部構(gòu)成。

圖6示出的是具有圖2和圖3的構(gòu)成的部分積加法器的動(dòng)作圖。

圖7示出的是圖2的變形例的方框圖。

圖8示出的是具有圖7的構(gòu)成的部分積加法器的動(dòng)作圖。

實(shí)施例

以下，參照附圖對(duì)作為本發(fā)明的一種運(yùn)算處理裝置的乘法器的具體例進(jìn)行說明。