[發明專利]用以形成半導體裝置的中間層絕緣薄膜的方法

無效

• 申請號: 97112407.8
• 申請日: 1997-05-22
• 公開（公告）號: CN1090818C
• 公開（公告）日: 2002-09-11
• 發明（設計）人: 李相奎
• 申請（專利權）人: 現代電子產業株式會社
• 主分類號: H01L21/316
• 分類號: H01L21/316;H01L21/3105;H01L21/311;H01L21/304;H01L21/306
• 代理公司: 中原信達知識產權代理有限責任公司
• 代理人: 袁炳澤

技術領域

本發明一般涉及一種用以形成半導體裝置的中間層絕緣薄膜的方法，特別涉及在為使中間層絕緣薄膜平坦化的化學機械拋光中，利用一種高密度的等離子體氧化物薄膜作為一種拋光減速器(retarder)。

背景技術

主要產生自半導體元件高度集成化的結果的半導體裝置的高階梯(step)有可能引起所謂的缺口化(notching)，一種產生自光刻工藝中的漫反射的圖形缺陷問題。此使得接續的工藝難以進行。

為了解決此問題，將該高階梯掩埋覆蓋以一種絕緣材料的平坦化技術已被提出。在半導體裝置的高度集成化中，這些平坦化的技術現已被認為是一種非常重要的工藝，因為其有助于后續的工藝。

通常為了將一具有高階梯覆蓋的半導體裝置平坦化，一種摻雜有高密度的硼(B)與磷(P)的硼磷硅玻璃(以下稱做“BPSG”)薄膜被使用，且將其在高溫下處理。

然而，此種利用BPSG薄膜的平坦化工藝在制造具有高集成度的例如為256M或更多的DRAM的半導體裝置中仍會引起缺口化的問題，其中介于元件(cell)區域與周邊區域之間的階梯覆蓋被保持在0.8至1.0μm的高度。

此外，由于在半導體裝置中金屬線被要求為更窄，一種利用例如為深UV的更短波作為光源的步進機被用于其光刻。然而，此種步進機的聚焦深度變為小到大約為0.4μm，這使其無法形成金屬線用的光致抗蝕劑圖形。即使該光致抗蝕劑圖形被形成，所產生的金屬線不是易于斷開、就是產生一跨接(bridge)的問題。在此，為了在一晶片上利用一暴光掩模經由一光學透鏡形成一圖形，該聚焦深度被定義成如下。當焦點被帶入晶片的中時，虛像呈現在該晶片以該透鏡的中心為基準的上方及下方的位置。換言的，該聚焦深度為介于該透鏡與該最靠近透鏡的影像的間的長度的兩倍。

在高度集成的半導體元件中，一種不同的方法已被發展來克服上述的難題。一種利用化學漿體的化學機械拋光(以下稱做“CMP”)技術現已被利用來拋光與平坦化該高階梯的覆蓋。

為了更深入了解本發明的背景，一種公知的CMP技術參照圖1與2的說明將被提出。

首先，如圖1中所示，制備一半導體基板1其中一底層結構3被制得。借助于形成一場氧化薄膜而將半導體元件分開、形成一柵電極、提供一源極與漏極、以及形成一位線與一電容。為了方便起見，這些在圖1與2中被省去。

然后，一具有大約為1000埃厚的BPSG薄膜5，其厚于介于元件區域100與周邊區域200的間的階梯覆蓋，而被淀積在該底層結構3的上，接著在800℃或是更高的溫度下做該BPSG薄膜5的熱處理。

然后，如圖2中所示，為了上部的結構的平坦化，一種CMP的工藝被進行來蝕刻該BPSG薄膜5。在此時，該蝕刻作用在周邊區域200以及該元件區域100。因此，雖然在圖2中標示“B”的階梯覆蓋小于在圖1中標示“A”的階梯覆蓋，在此CMP的工藝之后其仍然存在。

如上所述，該CMP工藝借助于厚厚地淀積該BPSG薄膜并且用化學藥劑將其機械地拋光而容許該階梯覆蓋被降低。然而，由于該元件區域是沿著該周邊區域被拋光的CMP工藝的凹曲(dishing)效應，要獲得整個的平坦化是困難的，并且因此接續的步驟并不能順利地進行。于是，許多的問題產生，其包含在半導體裝置高度集成化的困難以及因此所得到的半導體裝置在特性與可靠度上的劣化。

由于只有某一特定的厚度的BPSG薄膜被拋光，公知的CMP額外需要一終點的檢測器，例如為一用以感測與馬達速度有關的電流變化的檢測器、或是一光學式的檢測器。該點檢測一個因素增加了半導體裝置的工藝成本。再者，運作該檢測器的協定增加了半導體裝置的整體制造過程的復雜度，以導致生產率的降低。

發明內容

本發明的一目的在于克服公知技術所遭遇到的上述的問題，并且在于提供一種用以形成半導體裝置的中間層絕緣薄膜的方法，其可達成半導體裝置的特性、可靠度、生產率以及高集成度的明顯改善。