[發(fā)明專利]半導(dǎo)體器件

無效

• 申請?zhí)枺?/td>: 97110564.2
• 申請日: 1997-04-18
• 公開（公告）號: CN1175090A
• 公開（公告）日: 1998-03-04
• 發(fā)明（設(shè)計）人: 栗山祐忠;塘一仁
• 申請（專利權(quán)）人: 三菱電機株式會社
• 主分類號: H01L23/52
• 分類號: H01L23/52;H01L27/10;H01L27/11
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 楊凱,葉愷東

本發(fā)明涉及多個導(dǎo)電膜之間的連接結(jié)構(gòu)改善了的半導(dǎo)體器件。

首先，以SRAM為例就現(xiàn)有的半導(dǎo)體器件中的多個導(dǎo)電膜之間的連接結(jié)構(gòu)進(jìn)行說明。一般來說，SRAM的存儲單元，如圖10所示，由N型的存取晶體管Q1、Q2和驅(qū)動晶體管Q3、Q4四個元件以及P型的負(fù)載晶體管Q5、Q6兩個元件，合計六個元件構(gòu)成。但是，為了在襯底上形成六個元件，單元尺寸變大。因此，通過使用TFT作為兩個P型晶體管，在襯底上形成四個N型元件，在其上形成兩個P型TFT元件，使單元尺寸變小。作為該單元的例子，有在“國際電子器件會議”的1991年的技術(shù)文摘p481-484中示出的存儲單元。

從圖11至圖13中示出了這種SRAM的存儲單元的圖形。在圖11中，示出了半導(dǎo)體襯底的有源層1a，1b、元件隔離區(qū)12、第一多晶硅膜2a～2d、第二多晶硅膜4的配置情況，還示出聯(lián)結(jié)有源層1b與第一多晶硅膜2c的第一多晶接點3a、聯(lián)結(jié)有源層1a與第一多晶硅膜2d的第一多晶接點3a和聯(lián)結(jié)有源層1a、1b與第二多晶硅膜4的第二多晶接點5a、5b。

在圖12中，示出了第三多晶硅膜6a，6b和第四多晶硅膜8a，8b的配置情況，還示出了聯(lián)結(jié)第一多晶硅膜2c與第三多晶硅膜6b的第三多晶接點7a、聯(lián)結(jié)第一多晶硅膜2d與第三多晶硅膜6a的第三多晶接點7b、聯(lián)結(jié)第三多晶硅膜6b與第四多晶硅膜8a的第四多晶接點9a和聯(lián)結(jié)第三多晶硅膜6a與第四多晶硅膜8a的第四多晶接點9b。

在圖13中，示出了金屬布線11a，11b的配置情況，還示出了聯(lián)結(jié)有源層1a與金屬布線11a的金屬接點10a和聯(lián)結(jié)有源層1b與金屬布線11b的金屬接點10b。

在這些圖中，第一多晶硅膜2a～2b形成襯底晶體管的柵電極、第二多晶硅膜4形成存儲單元的GND布線、第三多晶硅膜6a，6b形成TFT的柵極、第四多晶硅膜8a，8b形成TFT的源/漏和溝道層、金屬布線11a，11b形成位線。

圖14中示出了圖11～圖13的A-A”線的剖面結(jié)構(gòu)圖。圖中，與圖11～圖13相同的符號表示相同部分。再有，圖14中，13a是體晶體管的柵氧化膜，13b，13c，13e是層間絕緣膜，13d是TFT的柵氧化膜。再有，第一多晶硅膜2a～2d和第二多晶硅膜4不但可以是多晶硅的單層，而且可以是多晶硅與硅化物層組合在一起的多晶硅硅化物(polycide)。

在圖14中，在圖11～圖13說明了的多晶接點之中，可將第一多晶接點3b、第三多晶接點7b、第四多晶接點9b看作是串接而形成的接點結(jié)構(gòu)。

在這樣形成的現(xiàn)有的SRAM單元中，存在以下問題。

(1)為了聯(lián)結(jié)各個多晶硅層，需要第一～四多晶接點3a，3b，5a，5b，7a，7b，9a，9b等很多多晶接點。因此，多晶接點掩模的數(shù)目、多晶接點的照相制版工序和多晶接點工序的刻蝕次數(shù)較多，工藝復(fù)雜。

(2)此外，作為現(xiàn)有的減少多晶接點掩模數(shù)目的方法，有稱之為共用接點結(jié)構(gòu)的方法。圖15中示出了其剖面結(jié)構(gòu)。用第三多晶硅膜6同時提供有源層1和形成晶體管柵極的第一多晶硅膜2的多晶接點。因此通過將第三多晶硅膜作成共用結(jié)構(gòu)，第一多晶接點就不需要了，故可減少一個多晶接點。但是，在現(xiàn)有類型的SRAM的對稱單元中，因為是對稱的緣故，單元內(nèi)需要有兩個第三多晶接點。因為聯(lián)結(jié)二層(在這里，有源層1與第一多晶硅膜2)，要可靠地連接各層，共用接點要比一般的多晶接點的尺寸大，故存在單元尺寸增大的問題。

(3)再有，TFT具有兩種類型：柵極在形成源/漏(S/D)和溝道區(qū)的多晶硅膜之下的背柵型和柵極在形成源/漏(S/D)和溝道區(qū)的多晶硅膜之上的頂柵型。在圖11～圖14中示出的單元中使用背柵型TFT。一般來說，在TFT中頂柵型的性能比背柵型的性能好。在采用頂柵型TFT和共用直接接點的結(jié)構(gòu)時，TFT的P型的源/漏(S/D)區(qū)的多晶硅膜與N型有源層相接。一般來說，與N型多晶硅膜-P型多晶硅膜的連接相比，N型有源層-P型多晶硅膜易于形成PN結(jié)，如形成PN結(jié)的話，對單元的工作有不利影響。因此，共用直接接點與頂柵型TFT的組合是困難的。本發(fā)明是為了解決這樣的現(xiàn)有問題而進(jìn)行的。

本發(fā)明的半導(dǎo)體器件的特征在于：具有在半導(dǎo)體襯底上形成的第一導(dǎo)電膜、在該第一導(dǎo)電膜上將第一絕緣膜夾在中間形成的第二導(dǎo)電膜、在該第二導(dǎo)電膜上將第二絕緣膜夾在中間形成的第三導(dǎo)電膜、以及從該第三導(dǎo)電膜開始至少貫穿上述第二絕緣膜和第一絕緣膜到達(dá)上述第一導(dǎo)電部分和上述半導(dǎo)體襯底的柱狀連接部分；上述第二導(dǎo)電膜與上述柱狀連接部分在其端面處相接；將上述第二導(dǎo)電膜的厚度形成得比第三導(dǎo)電膜的厚度薄。