[發(fā)明專利]半導體器件的制造方法

無效

• 申請?zhí)枺?/td>: 97110212.0
• 申請日: 1997-03-25
• 公開（公告）號: CN1167338A
• 公開（公告）日: 1997-12-10
• 發(fā)明（設計）人: 豬原正弘;亞南度M·B·;松能正
• 申請（專利權）人: 東芝株式會社
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 上海專利商標事務所
• 代理人: 孫敬國

本發(fā)明涉及多層布線構造中半導體器件的制造方法，特別是涉及去除連接在金屬布線側面上形成的布線材料擴散防止膜的層間連接孔的部分的制造方法。

用圖來詳細說明已有技術。圖13(1)示出多層布線構造的半導體器件，圖13(2)示出圖13(1)的剖視圖。在下層1291上形成的以銅為主要成分的金屬布線1201的周圍，形成為防止銅原子向層間絕緣膜1221擴散的銅擴散防止膜1211及1212。如果沒有該銅擴散防止膜，則銅流向周圍的層間絕緣膜，引起半導體元件的特性劣化，因此，在使用銅作為布線材料的場合，前述銅擴散防止膜是必不可缺的。

如圖14所示，在圖13的狀態(tài)的半導體器件的所有面上形成銅擴散防止膜1213。在圖15的層間絕緣膜1092上形成的層間連接孔1205和1206，以及在上層1293上形成的布線溝1294，均埋入以銅為主成分的布線材料(未圖示)，由此，制造有多層布線構造的半導體器件。

圖15是圖14的半導體器件的層間連接孔1205和1206以及布線溝1294中埋入以銅為主成分的布線材料之后的層間連接孔1205附近的放大剖視圖。如圖15所示，在層間連接孔1205的底部1299有銅擴散防止膜。由于銅的擴散速度極慢，在如圖15中的電流I1流動的場合，這一銅擴散防止膜妨礙了由電流流動產生的銅原子的移動，因此，在布線內1200和1201及層間連接孔內1205引起空隙(布線材料移動到布線中，在布線內引起的空隙現象)和希羅克斯電阻合金(ヒロツク)(布線材料在布線外發(fā)現的現象)，由此成為布線及層間連接孔的斷線原因，因此縮短了布線壽命。而且，在銅擴散防止膜的電阻率比以銅為主成分的金屬布線1200和1201的電阻率來得大的場合，造成層間連接孔1205的電阻增加。

如上所述，多層布線構造的半導體器件中使用以銅為主要成分的金屬布線的場合，為防止前述金屬布線中含有的銅原子向周圍擴散，必須在前述金屬布線的周圍形成銅擴散防止膜。然而，如前述那樣的布線構造的場合，這種銅擴散防止膜會招致由電子遷移而引起的斷線和層間連接孔部分電阻增加的問題。

本發(fā)明的目的在于，通過除去層間連接孔底部的銅擴散防止膜，提供能使布線的長壽命化和連接孔底部的電阻值降低的半導體器件的制造方法。

為達到上述目的，本發(fā)明的特征在于，不采用掩膜材料而用各向異性蝕刻法除去層間連接孔底部的銅擴散防止膜的時候，將不想除去的銅擴散防止膜部分的銅擴散防止膜膜厚做得比層間連接孔底部的銅擴散防止膜的膜厚還要厚，借此，除去要想除去的銅擴散防止膜。

本發(fā)明能保留不想除去部分的銅擴散防止膜，而除去層間連接孔底部的銅擴散防止膜，因此，能解決因存在層間連接孔底部的銅擴散防止膜而引起的電子遷移和層間連接孔部分的電阻增大的問題。

圖1表示本發(fā)明實施例1的半導體器件的制造工藝剖視圖。

圖2表示本發(fā)明實施例1的半導體器件的制造工藝剖視圖。

圖3表示本發(fā)明實施例1的半導體器件的制造工藝剖視圖。

圖4表示本發(fā)明實施例1的半導體器件的制造工藝剖視圖。

圖5表示本發(fā)明實施例2的半導體器件的制造工藝剖視圖。

圖6表示本發(fā)明實施例2的半導體器件的制造工藝剖視圖。

圖7表示本發(fā)明實施例3的半導體器件的制造工藝剖視圖。

圖8表示本發(fā)明實施例3的半導體器件的制造工藝剖視圖。

圖9表示本發(fā)明實施例3的半導體器件的制造工藝剖視圖。

圖10表示本發(fā)明實施例3的半導體器件的制造工藝剖視圖。

圖11表示本發(fā)明實施例4的半導體器件的制造工藝剖視圖。

圖12表示本發(fā)明實施例5的半導體器件的制造工藝剖視圖。

圖13表示以往的具有多層布線構造的半導體器件的制造工藝剖視圖。

圖14表示以往的具有多層布線構造的半導體器件的制造工藝剖視圖。

圖15表示以往的具有多層布線構造的半導體器件的層間連接孔附近的放大剖視圖。

下面，參照附圖對本發(fā)明的實施例進行說明。

實施例1