[發(fā)明專利]具有互連與電容器的集成電路的制造方法

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 97109724.0
• 申請(qǐng)日: 1997-04-24
• 公開(kāi)（公告）號(hào): CN1050005C
• 公開(kāi)（公告）日: 2000-03-01
• 發(fā)明（設(shè)計(jì)）人: 鄭湘原;廖瑛瑞
• 申請(qǐng)（專利權(quán)）人: 世界先進(jìn)積體電路股份有限公司
• 主分類號(hào): H01L21/8242
• 分類號(hào): H01L21/8242;H01L21/82;H01L21/768;H01L21/76
• 代理公司: 柳沈知識(shí)產(chǎn)權(quán)律師事務(wù)所
• 代理人: 黃敏

本發(fā)明涉及高密度半導(dǎo)體電路的制造方法，特別涉及高密度集成電路與DRAM元件的電容器與位線接觸的制造方法。

半導(dǎo)體技術(shù)的發(fā)展，顯著地提高了芯片上電路的密度。在半導(dǎo)體襯底內(nèi)與其表面上的微小器件，間隔非常小，密度大大地提高。近年來(lái)，相移掩模與自動(dòng)對(duì)準(zhǔn)制作步驟等光刻技術(shù)的進(jìn)步，更進(jìn)一步地縮小了器件的大小，也進(jìn)一步提高了電路的密度。這樣一來(lái)，超大型集成電路(ULSI)中，器件大小可以小于一微米，芯片上的晶體管則超過(guò)一百萬(wàn)個(gè)。集成度提高的結(jié)果，有一些電路器件已經(jīng)因?yàn)槲⑿突木壒剩媾R電性能的限制。這些面臨電性能限制的電路器件中，有一種是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)芯片上的存儲(chǔ)單元陣列。通常，每一個(gè)DRAM存儲(chǔ)單元是由一個(gè)金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOS-FET)和一個(gè)電子工業(yè)中常用來(lái)存儲(chǔ)資料的電容器所組成的。一個(gè)DRAM單元內(nèi)，是以電荷的形式將一個(gè)位的資料存儲(chǔ)在電容器。與半導(dǎo)體襯底接觸的金屬連線稱為接觸金屬連線。在MOS器件中，常用多晶硅層來(lái)作為柵極所需的金屬連線和MOS器件的互連。接觸金屬連線(第一層互連)常常無(wú)法進(jìn)一步予以微型化，是造成DRAM和其他MOS與雙極子等器件無(wú)法微型化的主要障礙。同時(shí)，存儲(chǔ)器單元面積縮小后，單元的電容值也隨之減少，嚴(yán)重地妨礙了動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)密度的提高。因此，要提高半導(dǎo)體存儲(chǔ)器件的密度，就要克服縮小第一層接觸(即第一層互連)與降低單元電容值的問(wèn)題。

美國(guó)5,451,539號(hào)專利(Ryou)提出一種形成皇冠型電容器的方法。但是，Ryou并沒(méi)有提到形成小型位線互連的問(wèn)題。美國(guó)5,389,566號(hào)專利(Lage)提出一種使用兩組互相重疊的隔離墊形成鐵磁性存儲(chǔ)器件的方法。但是，隔離墊互疊的方法很復(fù)雜，而且他也沒(méi)有提到形成小型位線與電容器的問(wèn)題。此外，一般說(shuō)來(lái)，許多其他的公知方法中，大都需要更多的制作步驟，或者需要更復(fù)雜、更昂貴的平面結(jié)構(gòu)。并且，其他制作大都依靠蝕刻到預(yù)定深度的步驟，在制造環(huán)境中很難控制。舉例來(lái)說(shuō)，在電解浸蝕的過(guò)程中，僅列舉氣體逸出、漏氣、泵回流和負(fù)載效應(yīng)等因素，就足以改變反應(yīng)腔內(nèi)蝕刻環(huán)境的化學(xué)成分，使得校準(zhǔn)蝕刻時(shí)間的作法很難控制。因此，非常需要發(fā)展新的制作工藝，愈簡(jiǎn)單愈好，也不需要以嚴(yán)格的深度控制來(lái)限制蝕刻步驟。

所以，為互連與導(dǎo)線發(fā)展出造價(jià)更低、成品率更高的制造方法，仍然是一項(xiàng)挑戰(zhàn)。特別要發(fā)展出掩模次數(shù)更低、制作重疊容許誤差更高、產(chǎn)品成品率更高的方法，更是一項(xiàng)挑戰(zhàn)。一般說(shuō)來(lái)，制造DRAM時(shí)，需要兩次掩模/蝕刻步驟，才能形成通往位線和結(jié)點(diǎn)接觸的導(dǎo)線。此外，位線和結(jié)點(diǎn)接觸并沒(méi)有自動(dòng)對(duì)準(zhǔn)，更是限制了它們的微型化。而且，穿透絕緣厚層的接觸窗長(zhǎng)寬比很高(大于3)，使接觸的蝕刻制作更加困難，也降低了成品率。所以，發(fā)展出互連尺寸不受光刻技術(shù)最小尺寸所限制的互連制作，也是一項(xiàng)挑戰(zhàn)。

本發(fā)明的目的是提供一種具有第一層互連(接觸)的集成電路的制造方法，足以克服光刻技術(shù)的尺寸限制，并能降低掩模步驟的數(shù)目。

本發(fā)明的目的是提供一種具有高密度接觸窗與互連的集成電路的制造方法。

本發(fā)明另一個(gè)目的是提供一種具有互連的集成電路的制造方法，利用層間介電層上的第一多晶硅隔離墊，可以放寬位線接觸與電容器結(jié)點(diǎn)接觸的制作重疊限制。

本發(fā)明另一個(gè)目的是提供一種具有電容器的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)的制造方法，利用氧化硅作成的第二隔離墊來(lái)限定電容器，制造容易，造價(jià)更低，制作重疊限制也更寬松。

為達(dá)到這些目的，本發(fā)明提供了一種制造方法，可以制造具有高密度第一層互連(通往結(jié)點(diǎn)與位線)的半導(dǎo)體器件，并能形成DRAM單元的層疊式電容器。所提供的制作工藝中：(1)利用層間介電層(ILD)上的第一側(cè)壁隔離墊，形成自動(dòng)對(duì)準(zhǔn)的結(jié)點(diǎn)與位線接觸，并且(2)利用位線上的第二側(cè)壁隔離墊限定電容器。