[發(fā)明專利]能容許5伏的輸入/輸出電路

無效

• 申請?zhí)枺?/td>: 97103623.3
• 申請日: 1997-03-20
• 公開（公告）號: CN1096749C
• 公開（公告）日: 2002-12-18
• 發(fā)明（設計）人: 金永浩
• 申請（專利權）人: LG半導體株式會社
• 主分類號: H03K19/0185
• 分類號: H03K19/0185
• 代理公司: 中原信達知識產權代理有限責任公司
• 代理人: 余朦

技術領域

本發(fā)明涉及一種輸入/輸出電路，更具體地是涉及一種容許5V輸入/輸出的電路，它能有效地處理加在半導體芯片上的高壓，這些芯片適合于由最小的MOS器件所產生的低電壓。

背景技術

如圖1所示，一種現有的輸入/輸出電路包括：一對用于分別將使能信號EN和數據信號D反相的反相器1、2；一個用于將反相器1、2的輸出值進行或非運算的或非門3；一個用來對反相器2及使能信號EN的輸出值進行與非運算的與非門4；一對用來轉換或非門3和與非門4的輸出值并輸出一個PMOS柵極信號PG和一個NMOS柵極信號NG的反相器5、6；串聯在供電電壓Vcc和地電壓Vss之間并用來分別接收由相應的反相器5、6輸出的PMOS柵極信號PG和NMOS柵極信號NG的PMOS晶體管7和NMOS晶體管8；以及一對共同連接到輸出節(jié)點Din和焊盤PAD上并用來依次轉換加到焊盤PAD上信號的反相器9、10。

圖2是描繪圖1中現有的輸入/輸出電路里的PMOS晶體管7和NMOS晶體管8橫截面的一個示意圖。

現在將參考相應的視圖對這樣構成的現有輸入/輸出電路的工作加以描述。

開始，當使能信號EN保持在一個高電平時，也就是說，當它是處于輸出模式時，在加到與非門4的端子上時使能信號EN在反相器1被反相，然后加到或非門3的一個端子上。此時，當加上一個高電平數據信號D時，數據信號D在反相器2被反相并加到或非門3和與非門4的相應端子上。

或非門3和與非門4分別輸出一個高電平信號，反相器5、6將高電平信號反相，由此輸出PMOS柵極信號PG和NMOS柵極信號NG到PMOS晶體管7和NMOS晶體管8上。因此，PMOS晶體管7被導通而NMOS晶體管8被關閉，這樣焊盤PAD就變?yōu)榕c數據信號D相等的高電平。

下一步，當使能信號EN保持在一個高電平而數據信號D保持在一個低電平時，或非門3和與非門4的輸出值就變?yōu)榈碗娖剑@樣分別加到PMOS晶體管7和NMOS晶體管8上的PMOS柵極信號PG和NMOS柵極信號NG就分別轉變?yōu)榈碗娖健Ｗ詈螅琍MOS晶體管7被關閉而NMOS晶體管8被導通，這樣焊盤就變?yōu)榕c信號D相等的低電平。

但是，當使能信號EN保持在一個低電平時，也就是說，當它是處于輸入模式時，使能信號EN被加到與非門4的一個輸入端子上，同時在反相器1上被反相，然后加到或非門3的一個端子上。

因此，或非門3輸出一個與數據信號D的電平無關的低電平信號，而與非門4輸出一個與數據信號D無關的高電平信號，由此關閉了PMOS晶體管7和NMOS晶體管8。

此時，當一個高電平信號被加到焊盤PAD上時，由反相器9、10輸出的輸入信號Din具有與焊盤PAD處的信號相等的值。

圖2中的焊盤PAD接在作為PMOS晶體管7漏極的P+有源區(qū)，又接在作為NMOS晶體管8的漏極的N+有源區(qū)，這樣當供電電壓Vcc變?yōu)?.3V時，PMOS晶體管7的源區(qū)P+和襯底N阱變?yōu)?.3V。

此時，當焊盤PAD被加上5V電壓時，PMOS晶體管7的漏區(qū)P+就變?yōu)?V，而漏區(qū)P+和N-阱形成PMOS晶體管7的PN二極管，并被正向導通。

但是，在導通PN二極管的同時，PMOS晶體管7的襯底N-阱變?yōu)?V，并通過N-阱芯柱連到供電電壓Vcc上，這樣焊盤PAD的5V輸入與3.3V供電電壓Vcc短路，由此產生一個內部MOS晶體管的誤操作。也就是說，當焊盤PAD的電壓變得比供電電壓Vcc高時，就會產生問題。

發(fā)明內容

因此，本發(fā)明的一個目的在于提供一個能容許5V的輸入/輸出電路，當焊盤輸入電壓變得比供電電壓高時，通過使PMOS晶體管的襯底和“體”的電壓與焊盤電壓相等來防止在焊盤和供電電壓之間的短路。

為了達到上述目的，根據本發(fā)明的能容許5V的輸入/輸出電路包括一對用來相應地將使能信號和數據信號反相的反相器，一個用來將兩個反相器各自的輸出值進行或非運算的或非門，一個用來將反相器的輸出值和使能信號進行與非運算的與非門，一個用來接收或非門的輸出值并防止在輸入到焊盤的電壓比供電電壓高時焊盤和供電電壓之間短路的能容許5V的電路，一個用來將與非門的輸出值反相的反相器，以及一個PMOS晶體管和一個NMOS晶體管，它們串聯在供電電壓和地電壓之間，以便由此通過各自的柵極接收由能容許5V的電路輸出的值。

附圖說明