[發明專利]能容許5伏的輸入/輸出電路

無效

• 申請號: 97103623.3
• 申請日: 1997-03-20
• 公開（公告）號: CN1096749C
• 公開（公告）日: 2002-12-18
• 發明（設計）人: 金永浩
• 申請（專利權）人: LG半導體株式會社
• 主分類號: H03K19/0185
• 分類號: H03K19/0185
• 代理公司: 中原信達知識產權代理有限責任公司
• 代理人: 余朦

1.一種能容納5V的輸入/輸出電路，其特征在于包括：

用于接收使能信號(EN)的第一反相器(1)和接收數據信號(D)的第二反相器(2)；

或非門(3)，用于對第一和第二反相器的輸出值進行或非運算；

與非門(4)，用于對第二反相器(2)的輸出值和使能信號(EN)進行與非運算；

能容納5V的電路(20)，用來接收或非門(3)的輸出值，并防止當輸入到焊盤(PAD)上的電壓高于供電電壓(Vcc)時，焊盤(PAD)和供電電壓(Vcc)之間短路；

第一PMOS晶體管(7)和第一NMOS晶體管(8)，串聯在供電電壓(Vcc)和地電壓(Vss)之間，且第一PMOS晶體管(7)的柵極接收能容納5V的電路(20)的輸出值；第一NMOS晶體管(8)的柵極接收與非門(4)的反相輸出值(NG)；

第二PMOS晶體管(21)，其源極與供電電壓(Vcc)相接，其柵極與焊盤(PAD)相接，其漏極和襯底與“體”相接；

第三PMOS晶體管(22)，其源極與焊盤(PAD)相接，其柵極與供電電壓(Vcc)相接，其漏極和襯底與“體”相接；

第四PMOS晶體管(23)，其源極與“體”相接，其柵極與或非門(3)的輸出值相接，其漏極與能容納5V的電路的輸出端(PG)相接；

第二NMOS晶體管(24)，其漏極與輸出端(PG)相接，其柵極與供電電壓(Vcc)相接；

第三NMOS晶體管(25)，其漏極與第二NMOS晶體管(24)的源極相接，其柵極或非門(3)的輸出值相接，其源極與地電壓(Vss)相接；

模式檢測器(30)，用來接收焊盤信號，以及當第二PMOS晶體管(21)關斷時檢測使能信號(EN)；以及

第五PMOS晶體管(26)，其源極與供電電壓(Vcc)相接，其柵極與模式檢測器(30)的輸出值相接，其漏極和襯底與“體”相接。

2.根據權利要求1所述的電路，其特征在于所述的模式檢測器包括：

第一與非門(31)，以其焊盤(PAD)作為其輸入端；

第二與非門(32)，它通過它的一個輸入端接收使能信號(EN)，通過另外一個輸入端接收第一與非門(31)的輸出值；

反相器(33)，用來使第二與非門(32)的輸出值反相；

第六PMOS晶體管(34)，其柵極與供電電壓(Vcc)相接，其源極與焊盤(PAD)相接，其漏極與模式檢測器的輸出端(MD)相接，其襯底與“體”相接；

第四NMOS晶體管(35)，其柵極與供電電壓(Vcc)相接，其漏極與輸出端(MD)相接；以及

第五NMOS晶體管(36)，其漏極與第四NMOS晶體管(35)的源極相接，其柵極與反相器(33)的輸出值相接，其源極與地電壓(Vss)相接。