[發明專利]半導體器件的制造方法

無效

• 申請號: 97101033.1
• 申請日: 1994-03-26
• 公開（公告）號: CN1077726C
• 公開（公告）日: 2002-01-09
• 發明（設計）人: 平井健裕;田中光男;堀敦;下村浩;堀川良彥
• 申請（專利權）人: 松下電器產業株式會社
• 主分類號: H01L27/06
• 分類號: H01L27/06
• 代理公司: 中國國際貿易促進委員會專利商標事務所
• 代理人: 王以平

本發明涉及半導體器件的制造方法。更具體地說，本發明涉及制造在半導體襯底上帶有電容器的半導體器件的方法。

近年來，對高密度和高速的低功耗半導體器件一直存在需求。

這種常規半導體器件的一個代表是墻發射極式(Walled-emitter?type)NPN雙極晶體管。在NPN雙極晶體管結構中，發射極區域由隔離膜環繞以使至少有一部分發射區與隔離膜周邊接觸。這種結構不僅可降低發射極與基極間的結電容，而且由于其發射極和基極自對準形式使晶體管小型化，還能滿足對晶體管的高速、高密度和低功耗要求。日本專利公開第1-281769號公開了墻發射極式NPN雙極晶體管的一個例子。

然而，在這種結構的NPN雙極晶體管中，由于離子注入到基區的雜質被隔離膜吸收，因雜質濃度的降低而在基區和隔離膜界面處形成一個耗盡層。結果，N^-型發射區和N^-型收集區就經由耗盡層而彼此連接，引起發射區和收集區之間產生不希望有的漏電流。

另一方面，在半導體襯底上帶有PNP雙極晶體管的半導體器件中，注入到收集區的雜質在P⁺型收集區與隔離膜的界面處被隔離膜吸收，以致在收集區與隔離膜的界面處形成了一個耗盡層。在這一耗盡層中存在著大量界面電荷。上述耗盡層中的空穴擴散進入收集區，以致該耗盡層與收集區和基區之間的耗盡層相連接。于是，含有大量界面電荷的耗盡層就形成在收集極接觸區和基區之間，起電流源作用。以致在收集極接觸區與基區之間產生不希望有的漏電流。

在半導體襯底上帶有N溝MOS晶體管的半導體器件中，引入到位于N型源、漏區之間的P型區的雜質在上述P型區與隔離膜的界面處被隔離膜吸收。結果，由于雜質濃度的降低而在上述P型區和隔離膜的界面處形成一個耗盡層。于是，源區和漏區經由耗盡層而彼此連接，在源漏間導致產生不希望有的漏電流。

可見，在半導體襯底上集成有縱向NPN雙極晶體管、縱向PNP雙極晶體管和CMOS晶體管的常規半導體器件中，上述各個部位都會產生漏電流，致使晶體管的成品率下降。

以下描述一種制造在半導體襯底上帶有與雙極晶體管一起使用的電容器的半導體器件的常規方法。

如圖50A所示，在P型半導體襯底201上相繼形成一個N⁺埋層202和一個N^-外延層203。然后用選擇氧化方法在N^-外延層203上形成一個熱氧化膜204。之后用熱氧化膜204作為掩模，形成一個N⁺擴散層205用作電容器的下電極。

然后如圖50B所示，形成一個CVD-SiO₂膜206，再利用第一抗蝕劑圖形207(光掩模C1)對其進行腐蝕，從而構成電容器隔離膜形成區域208。

接下去如圖50C所示，在其上沉積一層用作電容器隔離膜的氮化硅膜209，再在對應于電容器隔離膜形成區域208及其附近的那部分氮化硅膜209上，形成一個第二抗蝕劑圖形210(光掩模C2)。之后用第二抗蝕劑圖形210作為掩模，對氮化硅膜209進行腐蝕。

然后如圖50D所示，在CVD-SiO₂膜206上形成一個第三抗蝕劑圖形211(光掩模CW)，以便利用第三抗蝕劑圖形211對CVD-SiO₂膜206進行腐蝕，從而形成電容器的下電極接觸區。

接著如圖50E所示，除去第三抗蝕劑圖形211，并采用普通鋁布線工藝來形成電容器和上電極213和下電極214，從而完成整個電容器。

半導體裝置的常規制造方法在形成作為電容器下電極的N⁺擴散層205和形成電容器下電極接觸區212期間，要求進行三次抗蝕劑圖形的形成工序(用光掩模C1、C2和CW)。因而，增加了半導體器件的制作步驟和制造成本，這是不利的。

為減少半導體器件常規制造方法中的步驟，可略去用第二抗蝕劑圖形210刻蝕氮化硅膜209這一步。下面描述半導體器件的這種制造方法。

如圖51A所示，在沉積了用作電容器隔離膜的氮化硅膜209之后，使用第三抗蝕劑圖形211對氮化硅膜209和CVD-SiO₂膜206進行刻蝕，從而形成電容器下電極接觸區212。