[發明專利]集成電路的自動焊接封裝方法

無效

• 申請號: 97100710.1
• 申請日: 1997-02-04
• 公開（公告）號: CN1053294C
• 公開（公告）日: 2000-06-07
• 發明（設計）人: 林定皓
• 申請（專利權）人: 華通電腦股份有限公司
• 主分類號: H01L21/50
• 分類號: H01L21/50
• 代理公司: 永新專利商標代理有限公司
• 代理人: 徐嫻

本發明涉及一種集成電路的自動焊接封裝方法，特別是一種可降低封裝作業復雜度及可提高作業效率的TAB(TAPE?AUTOMATEDBONDING)包裝型式的集成電路的自動焊接封裝方法封裝方法。

現今TAB集成電路封裝型式，是一種可形成較表面黏接(SMT)封裝更窄的接腳間距T(PITCH)(約在0.25～0.3mm)的集成電路外包型裝型態，以令集成電路的封裝體積大幅縮小，但是現有的TAB封裝方式上，存在工藝過于復雜、作業緩慢與良率低的各項缺點，現概略說明其工藝如下。

如圖2A～J所示，在圖2A中，首先是進行一“單面掩模線路形成”的步驟，此步驟是在附著有銅箔71的軟板70上覆蓋掩模72，然后于圖2B的“填充膠蝕銅作線路”的步驟，是在該軟板70的中央的凹孔內填入“填充膠73”以在適當的支撐作用下，再對該未被掩模72覆蓋的位置進行下方銅箔71的蝕刻，以使銅箔71轉變為線路，其次，如圖2C所示，去除覆蓋在外表面的掩模72，而在圖2D的“壓合聚酰胺膜”的步驟中，則對已形成線路的銅箔進行覆蓋聚酰胺膜74，以使銅箔71完全包覆于內，其次，則是如圖2E的壓合一蝕刻膜75(掩模)，以供進行如圖2F的對前述聚酰胺膜74外露的部份蝕刻，以形成可與內層銅箔71回路連通的接點(供做為后續結合錫球之用)，在圖2G中，是去除前述蝕刻膜75及去除填充于該底層的軟板70中央的填充膠73，并同時進行濺鍍形成，如圖面中央朝下延伸的凸點77(供焊接晶片接點之用)，之后，是如圖2H所示，于底面外圍附加一補強板76(硬板)，以補強整個結構強度后，再進行如圖2I、J的進行植入晶片80、灌膠形成覆蓋于晶片外圍的保護膠90以及于上表面各外露的銅箔位置進行焊接錫球91，以完成TAB封裝作業。

以上述傳統的焊接封裝方法，存在如下各項缺點：

(1)工藝實施較為困難：在圖2A～G的工藝中，均僅以位于底面的軟板70做為基板，在操作上較為困難且不易實施，其整個工藝亦較為復雜。

(2)作業速度緩慢：其以濺鍍方式形成凸點，工藝速度較為緩慢，且濺鍍機臺昂貴，機具成本投資較高。

(3)于制作完成后更須附加一補強板做為支撐，導致作業復雜度增加。

(4)附加的補強板與線路距離較遠，封裝電性較差。

(5)無法形成細線路：僅使用掩模蝕刻銅箔的線路形成方式，無法提供極細線路的高密度，使得包裝密度受到相當限制。

本發明的主要目的在于提供一種工藝實施簡便的集成電路的自動焊接封裝方法。

本發明的另一目的在于提供一種用電鍍法形成線路的集成電路的硬式條帶自動焊接封裝方法。

為達到上述目的，本發明采取如下技術方案：

本發明的方法，其主要步驟依序是以單面線路鍍鎳銅、選擇性鍍鎳金、壓合絕緣層及薄金屬板、去除掩模、填膠壓膜蝕銅作防焊漆、去膜除膠、植晶片、灌膠與植球等作業來完成。

本方法中，單面線路鍍鎳銅的步驟中，是在一銅片上覆掩模與進行電鍍鎳、銅材料形成突起的線路電鍍層，此電鍍形成線路的方式，可獲得極細的線寬效果，有著提高線路密度的積極效果。

本發明的封裝方法中選擇性鍍鎳金的步驟，亦是以覆掩模與形成可供與晶片焊接的電鍍凸點，這樣可免除傳統工藝的濺鍍形成凸點的作業速度過度緩慢與機具投資過大的缺點。

本方法中，其于作業期間均有銅片支撐而解決工藝作業的不便，凸點是采用較具效率的電鍍方式直接形成，另于工藝中使用直接壓合薄金屬板的方式，可解決現有工藝于后續工作中再額外附加補強板的復雜度，再者，形成線路的方式亦是運用電鍍形成電鍍層的方式進行，使得線路可達到極細線寬的高密度效果，以形成一種工藝效率佳、無需濺鍍作業、工藝實施較為簡便且可獲得細線路效果的硬式TAB封裝方法。

本發明的技術方案可綜述如下：

本發明的集成電路的自動焊接封裝方法，其特征在于，包括以下步驟：

a.在銅片上單面覆掩模與電鍍形成線路電鍍層；

b.在表面再覆蓋另一掩模，而在電鍍層的局部位置再電鍍形成電鍍凸點；

c.去除所有掩模；

d.壓合絕緣層與金屬板；

e.填膠料于該形成電鍍凸點的區域內，并蝕刻去除所述銅片而使電鍍層外露與在所述電鍍層外露的區域涂布防焊漆；

f.去除所述膠料；

g.依次進行安裝晶片、灌膠與結合錫球。

所述的集成電路的自動焊接封裝方法，其特征在于：所述電鍍層是依序以鍍鎳及鍍銅兩種材料疊合而成。