[發(fā)明專利]利用在卡上裝有聯(lián)合測試執(zhí)行組邏輯的插入卡對總線進行聯(lián)合測試執(zhí)行組測試

無效

• 申請?zhí)枺?/td>: 96192903.0
• 申請日: 1996-11-13
• 公開（公告）號: CN1089440C
• 公開（公告）日: 2002-08-21
• 發(fā)明（設計）人: 小·L·R·莫特
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G01R31/28
• 分類號: G01R31/28;G06F11/22
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 程天正,王岳

1.一種利用JTAG來測試電路板上平行總線的點對點連接的系統(tǒng)，該系統(tǒng)包括：

所述電路板，板上有需要利用JTAG進行測試的電路；

位于所述電路板上的所述平行總線，所述平行總線包括多個連接接腳和多個使所述連接接腳互相連接的電路線；

一個或多個未占用的插入式外設槽或擴展槽，這些插槽與所述平行總線連接接腳有電連接；

插入式JTAG測試卡，它與所說的未占用的各插槽中的一個相連以便與其形成電連接，該測試卡包括驅動JTAG測試電路，該測試電路通過與所述測試卡相接合的插槽將測試信號輸送到所述平行總線的連接接腳；

第一組連接器接腳位于所述JTAG測試卡上，用于接收JTAG控制輸入信號和至少一個JTAG數據信號；

在所述JTAG測試卡上的至少一個連接器接腳，用于從所述的JTAG測試卡輸出至少一個所述JTAG控制信號；

接收JTAG測試電路，它與上述電路板上所述的平行總線相接，其中上述測試卡所述的測試輸出信號被上述接收JTAG測試電路接收，用以測試在所述電路上所述平行總線的點對點連接是否具有電氣完整性。

2.根據權利要求1的系統(tǒng)，其特征在于上述的接收JTAG測試電路包括一個第二JTAG測試卡，該測試卡與第二插槽接合。

3.根據權利要求1的系統(tǒng)，其特征在于上述的接收JTAG測試電路在上述的電路板上包括一個集成電路芯片，它具有JTAG測試能力。

4.一種用于測試主板上與插槽相接口的多總線連線的方法，所述插槽具有多個與所述多總線連線電耦合的多個連接器，該方法包含下列步驟：

提供一個含有JTAG測試組件的插入式測試卡，該測試組件包括一個邊界掃描寄存器，上述測試卡設計成能插入上述插槽；

將所說的測試卡插入上述插槽；

向所述插入測試卡提供一組邊界掃描控制信號及至少一個測試數據輸入信號；

從所述插入式測試卡中輸出至少一個所述的控制信號；

將包含有數據位的測試矢量移入上述邊界掃描寄存器；

將邊界掃描寄存器中的上述測試矢量數據位通過上述插槽輸出到上述多總線連線上；

通過上述多總線連線，發(fā)送由所述邊界掃描寄存器輸出的所述測試矢量數據位到一個接收電路；以及

將所述接收電路接收到的所述測試矢量數據位與預定的輸出模式比較，以便鑒別出上述多總線連接中的故障。

5.根據權利要求1的方法，其特征在于上述各步驟對在主板上與插槽相接口的每個總線連接重復執(zhí)行。

6.一種測試主板上與插槽相接口的多總線連接的系統(tǒng)，該系統(tǒng)包括：

上述的主板；

具有與上述主板上插槽接口的所述多總線連線的一條總線；

插入式測試卡，該卡進一步包括：

????JTAG邊界掃描寄存器；

????與上述JTAG邊界掃描寄存器相聯(lián)系的第一連接器部分，所述

第一連接器部分設計成能與上述插槽相接合，以便在所述多總線

連接和上述JTAG邊界掃描寄存器間建立聯(lián)系；

????第二連接器部分，用于接收至少一個JTAG掃描控制信號；

????第三連接器部分，用于接收至少一個JTAG掃描控制信號，其

中所述的第三連接器部分提供所述的至少一個JTAG掃描控制信

號用于輸出；以及

????JTAG邊界掃描控制電路，它包括：

????一個JTAG?TAP控制器，與所述的至少一個JTAG掃描控制信

號相耦合；和

????一個JTAG指令寄存器，該寄存器控制所述的JTAG邊界掃描

控制電路。

7.一種用于測試與主板上至少兩個插槽相接口的多總線連線的系統(tǒng)，其中所述的多總線連線與主板接口有電連接，而該主板上沒有JTAG測試電路，上述系統(tǒng)包括：

主板；

具有與上述主板上至少兩個插槽相接口的上述多總線連線的總線；

至少兩個插入式測試卡，它們與至少兩個上述插槽相接合，用以在上述插入式測試卡上的JTAG測試電路間通過所述的多總線連線建立電連接，以此來確定所述的插槽與多總線連接是否連接恰當。