[發(fā)明專利]利用在卡上裝有聯(lián)合測(cè)試執(zhí)行組邏輯的插入卡對(duì)總線進(jìn)行聯(lián)合測(cè)試執(zhí)行組測(cè)試

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 96192903.0
• 申請(qǐng)日: 1996-11-13
• 公開（公告）號(hào): CN1089440C
• 公開（公告）日: 2002-08-21
• 發(fā)明（設(shè)計(jì)）人: 小·L·R·莫特
• 申請(qǐng)（專利權(quán)）人: 三星電子株式會(huì)社
• 主分類號(hào): G01R31/28
• 分類號(hào): G01R31/28;G06F11/22
• 代理公司: 中國(guó)專利代理(香港)有限公司
• 代理人: 程天正,王岳

發(fā)明背景

發(fā)明領(lǐng)域

本發(fā)明涉及的是一種利用JTAG來(lái)測(cè)試印刷電路(PC)板上的總線的系統(tǒng)和方法。

相關(guān)領(lǐng)域描述

一種著名的對(duì)電路(例如PC卡)進(jìn)行測(cè)試的方法，在國(guó)際聯(lián)合測(cè)試執(zhí)行組(JTAG)創(chuàng)建的IEEE1149.1邊界掃描標(biāo)準(zhǔn)中被提出，本發(fā)明引用它作為參考。這種標(biāo)準(zhǔn)的一種實(shí)施方案包括為串行邊界掃描測(cè)試設(shè)計(jì)組件(例如集成電路)，這種設(shè)計(jì)用菊花鏈?zhǔn)揭莆患拇嫫鲉卧诩呻娐吩鈬纬梢粋€(gè)通路。

利用JTAG進(jìn)行邊界掃描測(cè)試的一般概念是把串行數(shù)據(jù)移經(jīng)一系列集成電路(IC)元件以激發(fā)PC卡上的電路，并從PC卡上的電路中對(duì)IC的輸入信號(hào)進(jìn)行采樣。由于我們已經(jīng)知道了PC卡的互聯(lián)布局和邏輯功能(即，在JTAG輸出信號(hào)和PC卡上別處JTAG輸入之間)，一個(gè)主測(cè)試電路能夠?qū)⒎祷氐臄?shù)據(jù)和預(yù)期結(jié)果(即，基于已知電路的功能和PC卡的互聯(lián)而得出的結(jié)果)相比較。換句話說(shuō)，如果PC卡的互聯(lián)是正確的，并且JTAG源和采樣點(diǎn)間的電路運(yùn)行無(wú)誤，那么施加于待測(cè)電路上的串行輸入數(shù)據(jù)將產(chǎn)生預(yù)知的輸出。串行測(cè)試也測(cè)試包括在JTAG中的集成電路的輸入輸出接腳和緩沖器，因?yàn)檫@些都位于JTAG輸出和JTAG輸入采樣點(diǎn)之間。

如果返回到主測(cè)試電路的數(shù)據(jù)流與預(yù)期不符，可能是PC卡的連接路徑斷了或和其它信號(hào)有短路，或者是我們分析的JTAG輸出和JTAG輸入通路之間什么地方存在邏輯故障。在數(shù)據(jù)流中，在軟件控制下對(duì)數(shù)據(jù)流的偏差進(jìn)行仔細(xì)的分析可以確定在PC卡內(nèi)的某些故障。

有時(shí)，人們需要測(cè)試PC卡上總線的一個(gè)分支或者一個(gè)部分。例如，當(dāng)測(cè)試一個(gè)系統(tǒng)的設(shè)計(jì)時(shí)，對(duì)電路板上短路或開路的檢測(cè)往往很重要。這是因?yàn)榻幽_排列緊密，相鄰接腳之間可能有焊劑跨接而形成短路，或者反過來(lái)，如果缺少或有不合適的焊劑連接就可能導(dǎo)致開路。

然而，需要測(cè)試的總線各部分有時(shí)其端點(diǎn)在諸如內(nèi)存插槽之類中，因此總線不能形成封閉環(huán)路。這樣，在指定的需要測(cè)試的總線部分就不存在JTAG電路，總線的JTAG測(cè)試也就不可能了。這種問題是可能存在的，例如內(nèi)存槽中沒有插入內(nèi)存卡，或者插入的內(nèi)存卡沒有JTAG測(cè)試能力。例如，標(biāo)準(zhǔn)的單列直插式內(nèi)存模塊(SIMM)或者雙列直插式內(nèi)存模塊(DIMM)就沒有JTAG測(cè)試能力。

這個(gè)問題的一個(gè)解決方案是利用一種名叫“釘子床”的測(cè)試裝置，它是專門設(shè)計(jì)和制造用來(lái)測(cè)試PC卡上終結(jié)于空插槽的總線各部分的。然而，這種“釘子床”測(cè)試裝置需要花費(fèi)數(shù)千美元，因此在很多情況下使用這種測(cè)試裝置是很昂貴的。另外，人們常常為特定的PC卡專門定制“釘子床”測(cè)試裝置，這需要時(shí)間，并且在PC卡設(shè)計(jì)的原型階段可能是無(wú)法得到的。因此為了在計(jì)算機(jī)系統(tǒng)或類似系統(tǒng)內(nèi)測(cè)試總線，就始終需要一種便宜的裝置和方法。

發(fā)明概要

一種利用JTAG測(cè)試電路板上點(diǎn)對(duì)點(diǎn)連接的系統(tǒng)，包括電路板，在板上有需要利用JTAG進(jìn)行測(cè)試的電路。電路板上的總線包括連接接腳，而多個(gè)插入式外圍或擴(kuò)展槽與這些總線接腳有電連接。插入式JTAG測(cè)試卡進(jìn)一步與一個(gè)插槽之一相接合，從而與之建立電連接。測(cè)試卡包含JTAG測(cè)試電路，該測(cè)試電路通過與測(cè)試卡相接合的插槽將測(cè)試信號(hào)傳送到總線接腳。最后，該系統(tǒng)包括一個(gè)在電路板上與總線聯(lián)系的JTAG測(cè)試電路。測(cè)試卡輸出測(cè)試信號(hào)，該信號(hào)由JTAG測(cè)試電路接收，用以測(cè)試電路板上點(diǎn)對(duì)點(diǎn)連接的完整性。在一個(gè)優(yōu)選的實(shí)施方案中，JTAG測(cè)試電路還包括一個(gè)與第二插槽相接合的第二JTAG測(cè)試卡。而在一個(gè)替代的優(yōu)選實(shí)施方案中，JTAG測(cè)試電路包括電路板上的一塊有JTAG測(cè)試能力的集成電路芯片。

另一方面，本發(fā)明是一種測(cè)試主板上與插槽相接口的總線連接的方法。該方法包括提供含有JTAG測(cè)試組件的插入式測(cè)試卡步驟，該測(cè)試組件包括一個(gè)邊界掃描寄存器。測(cè)試卡制成適合于插入插槽的形狀。這種方法還包括以下步驟：將測(cè)試卡插入插槽；將包含數(shù)據(jù)位的測(cè)試矢量移入邊界掃描寄存器；將邊界掃描寄存器中的測(cè)試矢量數(shù)據(jù)通過插槽輸出到總線連線上；通過總線連線接收輸出的測(cè)試矢量數(shù)據(jù)；通過JTAG邊界掃描寄存器獲取測(cè)試矢量數(shù)據(jù)；從邊界掃描寄存器中移出測(cè)試數(shù)據(jù)并輸入給JTAG測(cè)試裝置；將接收到的輸出測(cè)試矢量數(shù)據(jù)與預(yù)置的輸出模式相比較，從而鑒別出總線接口上的故障。在該方法的一個(gè)優(yōu)選的實(shí)施方案中，產(chǎn)生、接合、移位、輸出、接收和比較的步驟對(duì)主板上每一套總線槽連接重復(fù)執(zhí)行。