[發明專利]改進計時器性能的集成電路輸入/輸出處理器

無效

• 申請號: 96121310.8
• 申請日: 1996-11-12
• 公開（公告）號: CN1159619A
• 公開（公告）日: 1997-09-17
• 發明（設計）人: 沃奧·博納德·高勒;格日·林恩·米勒;大衛·里沃拉
• 申請（專利權）人: 摩托羅拉公司
• 主分類號: G06F3/00
• 分類號: G06F3/00
• 代理公司: 中國國際貿易促進委員會專利商標事務所
• 代理人: 楊曉光

1.一種計時器處理器(22)，其特征在于：

一個第一計時器總線(71)；

一個第二計時器總線(72)；

多個時基選擇信號(50)；

一個第一時基通道(80中的一個)，用于產生一個第一時基值，所述第一時基通道(80中的一個)被耦合至所述多個時基選擇信號(50)；

一個第二時基通道(81中的一個)，用于產生一個第二時基值，所述第二時基通道(81中的一個)被耦合至所述多個時基選擇信號；

一個第一計時器總線控制通道(61)，對應于所述第一時基通道(80中的一個)，用于選擇所述第一和第二時基通道(80，81)中的一個，和如果所述第一時基通道(80中的一個)被選擇，用于用第一時基值驅動所述第一計時器總線(71)，所述第一計時器總線控制通道(61)被耦合至所述第一計時器總線(71)和所述多個時基選擇信號(50)；

一個第二計時器總線控制通道(62)，對應于所述第二時基通道(81中的一個)，如果所述第二時基通道(81中的一個)被選擇，用于用第二時基值驅動所述第一計時器總線(71)，所述第二計時器總線控制通道(81中的一個)被耦合給所述第一計時器總線(71)和所述多個時基選擇信號(50)；

一個管腳/狀態總線，用于提供管腳和狀態信息；

一個管腳控制通道(52)，用于控制在所述管腳/狀態總線上，管腳和狀態信息的傳輸；

一個第一工作通道(57)，被耦合至所述第一計時器總線(71)，用于接收第一時基值，和耦合至所述管腳/狀態總線用于接收管腳和狀態信息；和

一個第二工作通道(56)，被耦合至所述第二計時器總線(72)，用于接收一個第三時基值，和耦合至所述管腳/狀態總線用于接收管腳和狀態信息；

2.一種集成電路計時器(22)，其特征在于：

一個第一計時器總線(71)；

一個第一時基通道(80中的一個)，用于產生一個第一時基值；

一個第二時基通道(81中的一個)，用于產生一個第二時基值；

一個第一計時器總線控制通道(61)，對應于所述第一時基通道(80中的一個)，用于選擇所述第一和第二時基通道(80，81)中的一個，和如果所述第一時基通道(80中的一個)被選擇，用于用第一時基值驅動所述第一計時器總線(71)，和

一個第二計時器總線控制通道(62)，對應于所述第二時基通道(81中的一個)，如果所述第二時基通道(81中的一個)被選擇，用于用第二時基值驅動所述第一計時器總線(71)。

3.一種集成電路計時器(22)，其特征在于：

多個數據導線(435)；

一個第一計時器通道(400)，其特征在于：

一個第一數據存儲電路(403)，用于存儲一個第一數據值；

一個第二計時器通道(404)，其特征在于：

一個第二數據存儲電路(404)；

一個傳輸電路(408)，用于控制從所述第一數據存儲電路，到所述第二數據存儲電路的，第一數據值的一個傳輸，第一數據值是通過所述多個導線傳輸的；

其中所述第一和第二計時器通道(400，404)中的第一個，執行涉及第一數據值的一個計時器功能，和其中所述第一和第二計時器通道(400，404)中的第二個，存儲第一數據值，而不執行任何涉及第一數據值的計時器功能。