[發明專利]中間電位產生電路

無效

• 申請號: 96119756.0
• 申請日: 1996-12-11
• 公開（公告）號: CN1096118C
• 公開（公告）日: 2002-12-11
• 發明（設計）人: 飛田洋一
• 申請（專利權）人: 三菱電機株式會社
• 主分類號: H01L27/04
• 分類號: H01L27/04
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 馬鐵良,蕭掬昌

本發明涉及一種半導體集成電路，更詳細地說是涉及一種利用連接成二極管的MOS晶體管的閾值電壓來設計中間電位產生電路的半導體集成電路。??????

近來，在諸如筆記本型個人電腦、蜂窩電路、個人手持電路等便攜設備的廣泛和迅速的普及的背景下，對低功耗型的半導體集成電路的需求日益增加。作為一種最常用的得到低功耗的方法是使半導體集成電路在低壓電源下工作。但用低壓電源來驅動半導體集成電路時，會產生下述缺點：由MOS晶體管的閾值電壓引起的電壓降對電源電位的比值較大，故利用由MOS晶體管的閾值電壓引起的電壓降來進行電位調節是困難的，這一點嚴重地影響電路的設計。

圖10是例如在USP4,692,689中描述的一個通常的中間電位產生電路(以下稱為1/2Vcc產生電路)。

在圖10中，把電源電位結點“a”連接到電源電位Vcc；把地電位結點“b”連接到接地電位Vss；輸出結點“out”是用于產生中間電位1/2Vcc的一個端子。把其電阻值彼此相等的電阻器R1、R2和N溝道MOS晶體管Q1、Q2以串聯方式連接在結點“a”和“b”之間。再有，把P溝道MOS晶體管Q3、Q4和其電阻值彼此相等的電阻器R3、R4以串聯方式連接在結點“a”和“b”之間。把N溝道晶體管Q5和P溝晶體管Q6連接到結點“a”和“b”之間，形成輸出級晶體管，用以產生對于輸出結點“out”的中間電位。

由于MOS晶體管的閾值電壓是Vth，并且電阻器R1、R2具有相同的電阻值，故第一結點QN的電位將是1/2Vcc-|Vth|。另一方面，第二結點QP的電位將是1/2Vcc+Vth，這是因為電阻器R3、R4具有彼此相同的電阻值。

如果輸出結點“out”的電位隨時間而變動，則輸出級晶體管中或是晶體管Q5或是Q6被接通以維持輸出結點的電位總是在1/2Vcc。

但以上所提到的通常的中間電位產生電路有一個問題：對輸出電位進行精確控制是困難的，這是因為MOS晶體管的閾值電壓|Vth|一般是0.7V左右，如采用低壓電源，MOS晶體管的電壓降在電源電壓中占了較大的百分比。此外，通常的中間電位產生電路具有一個缺點：直通電流經過輸出級晶體管Q5和Q6而流動，這是因為晶體管Q5和Q6的各個源-柵電壓具有相同的Vth值，導致功率消耗。

本發明是為了解決上述問題而進行的，本發明的目的是提供一種高精度的中間電位產生電路，即使任何噪聲混入到所產生的電位中，該電路也能迅速地返回到預定的電位。

本發明的另一個目的是提供一種沒有直通電流的、因而功耗較小的中間電位產生電路。

本發明的又一個目的是提供一種能防止輸出電位圍繞中間電位產生振蕩的中間電位產生電路。

按照本發明的總的方面，中間電位產生電路包括：一個恒定電壓產生電路，該電路包含一個連接在電源電位結點和地電位結點之間的分壓電路，并且產生與中間電位彼此稍有差別的第一和第二電位；N溝道MOS晶體管，該晶體管連接在電源電位結點與中間電位結點之間，并且接受對應于第一電位的電位到其柵極上；P溝道MOS晶體管，該晶體管連接在中間電位結點與地電位結點之間，并且接受對應于第二電位的電位到其柵極上；其特征在于：將二個MOS晶體管的任一個的背柵極連接到其柵極上。

圖1是應用本發明的DRAM的框圖。

圖2是示出圖1中示出的內部電位產生電路組的一個例子的框圖。

圖3是示出按照本發明的MOS晶體管的閾值電壓關于背柵極與源極之間的電壓的特性的一個圖。

圖4是示出按照本發明的一個中間電位產生電路的電路圖。

圖5是示出按照本發明的中間電位產生電路的另一例的電路圖。

圖6是示出按照本發明的中間電位產生電路的又一例的電路圖。

圖7是示出按照本發明的中間電位產生電路的又一例的電路圖。

圖8是示出按照本發明的中間電位產生電路的又一例的電路圖。

圖9是示出按照本發明的中間電位產生電路的又一例的電路圖。

圖10是示出按照現有技術的中間電位產生電路的電路圖。

在所有圖中，對相同的元件給出相同的編號。