[發明專利]互補型金屬氧化物半導體場效應晶體管的制造方法

無效

• 申請號: 96102424.0
• 申請日: 1996-02-15
• 公開（公告）號: CN1056471C
• 公開（公告）日: 2000-09-13
• 發明（設計）人: 王志賢;陳民良
• 申請（專利權）人: 臺灣茂矽電子股份有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238
• 代理公司: 永新專利商標代理有限公司
• 代理人: 徐嫻

本發明關于一種利用離子注入及厚側壁隔離層制程的互補型金屬氧化物半導體場效應晶體管的制造方法，其特點是可以減少光掩模的使用次數，降低制造成本。

在半導體領域中，由于元件結構日益趨向小型化，因此制造方法不斷改進與發展。

當元件尺寸不斷縮小，則柵極長度隨之縮減，自然溝道(channel)長度也不斷縮減，當溝道長度在次微米以下時，即產生所謂短溝道效應(Short?Channel?Effect)，其中以在短溝道效應中所引起的N溝道MOS晶體管中的熱載體效應(Hot?Carrier?Effect)和P溝道MOS晶體管中的穿透效應(PunchthronghEffect)最值得注意，熱載流子的產生是由于元件尺寸縮減，若電源仍然保持定值則元件的橫向電場會大量增加并且集中在漏極附近以至于熱載流子產生，另外，由于元件中橫向電場會使得N溝道中的電子獲得較大能量，以產生電子空穴，其中部分熱載流子受電場影響而注入柵極氣化層，因此改變元件臨限電壓V_t，另外飽和電流(saturation?current)、轉移電導(Transconductance)、熱載體移動率(Carriet?Mobility)均受影響而變少或降低，一般傳統技術是以輕摻雜漏極(Light?Doped?Drain)方式，來改善N溝道MOS晶體管中的熱載體效應，對PMOS而言，當溝道長度小于0.6μm時穿透效應就非常嚴重，此外由于熱載體效應也會使得P溝道元件臨限電壓V_t(Threshold?Voltage)改變(使得|V_t|減少)，而產生漏電流，為減少穿透效應，改善漏電流現象，傳統技術中除采用輕摻雜漏極結構，另外有效穿透阻止(Effect?Punchthrough?Stopper，EPS)結構(或稱Pocket結構)以降低PMOS元件的源極/漏極接面深度(Junction?Depth)，可有效改善漏電流現象。

以下對具有N溝道和P溝道的傳統LDD?MOS晶體管元件的制作方法加以說明：其步驟是：

(1)提供-P型硅襯底1，形成場氧化體2，P型勢阱3，N型勢阱4及長成一柵極氧化層5(Gate?Oxide)其厚度為1000，(見圖1A)；

(2)以低壓化學氣相淀積法形成第一多晶硅層6并摻入雜質，然后再形成二氧化硅層7，然后再應用一光掩模界定柵極(見圖1B)；

(3)應用光掩模8，以磷離子進行N^-型LDD的離子注入9，離子劑量為3E13m^-2，離子能量為30KeV，以形成N^-型輕摻雜漏極雜質注入區10(見圖1C)；

(4)應用光掩模11，以能量為30KeV，濃度為1E13cm^-2的BF₂離子12，進行P^-型LDD雜質注入，形成注入區13(見圖1D)；

(5)淀積介電層后，進行單向性的回蝕刻，以在柵電極圖案的二側形成側壁隔離層14，其厚度大約為400-1000(見圖1E)；

(6)應用光掩模15，以能量為40kev，濃度為4E15cm^-2的砷離子16進行第一N⁺型雜質注入，形成注入區17(見圖1F)；

(7)應用光掩模18，以能量為50KeV，濃度為4E15cm^-2的BF₂19進行第一P⁺型雜質注入，形成注入區20(見圖1G)；

(8)在場氧化層與元件區域上，以化學氣相淀積法(CVD)形成一沒有摻雜其它離子的二氧化硅層，稱之為NSG(Neutral?Silicate?Glass)絕緣層21，在絕緣層21上再以CVD法淀積一含有硼磷雜質的二氧化硅(SIO₂)，形成硼磷硅酸鹽玻璃層(BPSG；Boronphosphosilicate?Glass)22(見圖1H)；

(9)應用光掩模23，以傳統光掩模蝕刻技術，制定出圖1I的接觸窗圖案；

(10)應用光掩模24，以能量50KeV，濃度為4E15cm^-2的BF₂25進行第二P⁺型雜質注入，形成P型接觸窗區的離子注入區26(見圖1J)；