[發明專利]表運算協處理器及其相關器件

無效

• 申請號: 95101089.1
• 申請日: 1995-01-18
• 公開（公告）號: CN1137652A
• 公開（公告）日: 1996-12-11
• 發明（設計）人: 楊艷忠
• 申請（專利權）人: 楊艷忠
• 主分類號: G06F17/21
• 分類號: G06F17/21
• 代理公司: 暫無信息
• 代理人: 暫無信息

1、一種字符串編碼器，它包括字符串編碼單元組，用于對字符串進行編碼、譯碼；字符輸入計數器，用于控制字符的輸入次序；置數計數器，用于提供當前置數字符串編碼單元；其特征在于，它還包括可置數寄存器，用于記錄查找到的字符串編碼單元，并提供給字符串編碼單元組，做為修改、查找子表等操作單元；置數選擇器，用于選擇置數計數器上的信號或可置數寄存器上的信號。

2、如權力要求1所述的字符串編碼器，其特征在于，它還包括優先級判斷器，用于判斷查找到的字符串編碼單元的優先級，以便實現對優先級高的單元進行有關操作或按優先級次序逐步進行有關操作。

3、如權力要求1或權力要求2所述的字符串編碼器，其特征在于，它還包括存儲體，可作為字符串編碼單元組的一部分，存儲有關表，也可單獨用作存儲表或與表有關的信息；啟始地址寄存器，用于寄存表或與表有關信息的啟始地址，以便實現存儲內容的逐行輸入、輸出或重復使用同一表；列地址計數器，按啟始地址產生有關信息的逐列地址。

4、一種字符串比較單元，其特征在于，它包括確定比較字符電路組，用于對當前輸入字符進行置數或與確定字符進行比較，產生相應的比較信息；字符串譯碼單元，在計數信號控制下，根據確定比較字符電路組產生的有關比較信號，對字符串進行譯碼；字符串比較電路，根據確定比較字符電路組產生的有關比較信號及記憶反饋信號、計數信號產生字符串比較信號。

5、一種字符串排序單元，其特征在于，它包括數據選擇器，用于選擇數據總線上的數據或上一字符串排序單元上的需移動的數據；字符串比較單元，用于確定字符串及進行字符串的查找、比較操作。

6、一種字符串排序器，其特征在于，它包括字符串排序單元組，由字符串排序單元并聯組成；字符輸入計數器，用于控制字符的輸入次序；置數計數器，用于提供當前置數單元；可置數寄存器，用于記錄需排序移動、修改、查找子表等操作的單元；置數選擇器，用于選擇置數計數器上的信號或可置效寄存器上的信號。

7、如權力要求6所述的字符串排序器，其特征在于，它還包括優先級判斷器，用于對優先級高的單元或按優先級次序逐步進行有關操作。

8、如權力要求6或權力要求7所述的字符串排序器，其特征在于，它還包括存儲體，可作為字符串編碼單元組的一部分，存儲有關表，也可單獨用作存儲表或與表有關的信息；啟始地址寄存器，用于寄存表或與表有關信息的啟始地址，以便實現存儲內容的逐行輸入、輸出或重復使用同一表；列地址計數器，按啟始地址產生有關信息的逐列地址。

9、一種表運算協處理器，其特征在于，它包括I/O控制邏輯，用于協處理器與主機之間進行命令字、狀態字的傳送控制；命令、狀態寄存器，用于寄存命令字、狀態字；協處理器接口控制邏輯，用于進行協處理器控制和主機控制的傳送；傳送控制邏輯，用于數據的傳送控制；表運算控制邏輯，根據命令字控制協處理器接口控制邏輯、傳送控制邏輯及表運算電路；表運算電路由字符串譯碼器或/和字符串編碼器或/和字符串排序器組成，完成相應的表運算。

10、如權力要求9所述的表運算協處理器，其特征在于，它還包括滿處理邏輯，用于表運算協處理器之間的連接。