[發明專利]表運算協處理器及其相關器件

無效

• 申請號: 95101089.1
• 申請日: 1995-01-18
• 公開（公告）號: CN1137652A
• 公開（公告）日: 1996-12-11
• 發明（設計）人: 楊艷忠
• 申請（專利權）人: 楊艷忠
• 主分類號: G06F17/21
• 分類號: G06F17/21
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明涉及表運算協處理器及其相關器件，即采用硬件方法實現表的各種運算處理。

本人發明的字符串譯碼編碼器，公開號為CN1078052A文件中，提出了對字符串進行譯碼、編碼的器件，為表運算的實現打下了基礎。

在字符串譯碼編碼器中尚存在一些不足，如不能對字符串進行修改，不能進行排序操作等，難以滿足表運算的需要。

本發明的目的是提供一種表運算協處理器。

本發明是這樣實現的，通過I/O控制邏輯實現協處理器與主機之間命令字、狀態字的傳送；通過協處理器接口控制邏輯實現協處理器控制和主機控制的傳送；通過傳送控制邏輯實現數據的傳送；通過表運算控制邏輯實現對協處理器接口控制邏輯、傳送控制邏輯及表運算電路的控制；通過表運算電路實現表的各種運算，包括表的建立(即編碼)、表的成員、子表的查找、表的拼接、表的修改(包括替換、刪除等)、表的排序及集合運算、索引運算等。

一種字符串編碼器，它包括字符串編碼單元組，用于對字符串進行編碼、譯碼(即查找)操作；字符輸入計數器，用于控制字符串編碼單元中字符的輸入次序；置數計數器，用于提供當前置數的字符串編碼單元；可置數寄存器，用于記錄查找到的字符串編碼單元，并提供給字符串編碼單元組，做為修改、查找子表等操作單元；置數選擇器，用于選擇置數計數器上的信號或可置數寄存器上的信號。

一種字符串比較單元，它包括確定比較字符電路組，用于對當前輸入字符進行置數或與確定字符進行比較，產生相應的比較信息；字符串譯碼單元，在計數信號的控制下，根據確定比較字符電路組產生的比較信號，對字符串進行譯碼；字符串比較電路，根據確定比較字符電路組產生的有關比較信號及記憶反饋信號、計數信號產生字符串比較信號。

一種字符串排序單元，它包括數據選擇器，用于選擇數據總線上的數據或上一字符串排序單元上需移動的數據；字符串比較單元，用于確定字符串及進行字符串的查找、比較操作。

一種字符串排序器，它包括字符串排序單元組，由字符串排序單元并聯組成；字符串輸入計數器，用于控制字符的輸入次序；置數計數器，用于提供當前置數單元信息；可置數寄存器，用于記錄需移位、修改、查找子表等操作單元；置數選擇器，用于選擇置數計數器上的信號或可置數寄存器上的信號。

一種表運算協處理器，它包括I/O控制邏輯，用于協處理器與主機之間進行命令字、狀態字的傳送控制；命令、狀態寄存器，用于寄存命令字、狀態字；協處理器接口控制邏輯，用于進行協處理器控制和主機控制的傳送；傳送控制邏輯，用于數據傳送的控制；表運算控制邏輯，根據命令字控制協處理器接口控制邏輯、傳送控制邏輯及表運算電路；表運算電路，由字符串譯碼器或/和字符串編碼器或/和字符串排序器組成，完成相應的表運算。

表運算協處理器還包括滿處理邏輯，用于表運算協處理器之間的連接。

本發明實現了表運算硬件下的并行處理，提高了表運算的速度。

圖1、確定比較字符電路方框圖。

圖2、字符串編碼器方框圖。

圖3、字符串比較單元方框圖。

圖4、字符串比較電路邏輯電路圖。

圖5、字符串排序器方框圖。

圖6、表運算協處理器方框圖。

圖1中，給出了清“0”電路，可用于局部字符串的刪除；比較字符電路還提供了當前輸入字符與確定字符比較大小的信號，用于字符串比較單元、字符串排序單元(或排序器)的需求。

確定比較字符電路組，可由一組確定比較字符電路并聯組成；也可由一個確定比較字符電路與一組存儲單元組成。由一個確定比較字符電路與一組存儲單元組成時，確定字符串的過程是將輸入字符依次存入存儲單元，比較字符時，將存儲單元中的字符依次裝入確定比較字符電路中的確定字符寄存器并依次與外部輸入字符進行比較，產生有關信號。

圈2中，字符串編碼單元組用于對字符串進行編碼、譯碼；字符輸入計數器，用于控制字符的輸入次序；置數計數器，用于提供當前置數字符串編碼單元；可置數寄存器，用于記錄查找到的字符串編碼單元，并提供給字符串編碼單元組，做為控制修改、子表查找等操作單元；置數選擇器，用于選擇置數計數器上的信號或可置數寄存器上的信號。其中，編碼時，選擇置數計數器提供的單元；修改、子表查找時，選擇可置數寄存器提供信號。