[發明專利]存儲器輸出緩沖器預充電控制電路

無效

• 申請號: 90103969.1
• 申請日: 1990-05-30
• 公開（公告）號: CN1019706B
• 公開（公告）日: 1992-12-30
• 發明（設計）人: 雅皖·尤
• 申請（專利權）人: 三星電器公司
• 主分類號: G11C11/413
• 分類號: G11C11/413
• 代理公司: 中國國際貿易促進委員會專利代理部
• 代理人: 鄒光新

1、一種用于動態隨機存取存儲器(DRAM)單元的輸出緩沖器預充電電路，包括有一個鎖存器1的輸出緩沖器5；控制電路2，3，用來在收到所述鎖存器1的輸出和控制信號φTRST之后輸出數據；MOS晶體管，它們由所述控制電路2，3驅動；一個預充電脈沖產生部分10，用于響應地址轉換信號ATS輸出控制預充電脈沖DCPP；一個預充電部分9，它用來接收所述輸出緩沖器5的輸出DOUT

其特征在于：所述輸出緩沖器預充電電路還包括一個數據轉換信號產生部分15，而該數據轉換信號產生部分包括：

MOS晶體管M7，M8，用來接收加到控制極上的所述控制信號，和有選擇地發送數據信號DB，DB，以使數據信號DIP和DφP分別被送至該預充電部分9；

鎖存器11和12，它們與所述MOS晶體管M7，M8相連；與非門ND1，ND2，用來接收來自所述預充電脈沖產生部分10的所述控制預充電的脈沖DCPP；和反向器17，I8，而所述與非門的輸出分別與所述反向器輸入相連；以及

上述預充電電路部分9還包括MOS晶體管M5，M6，其控制極分別接收來自所述轉換信號產生部分15的所述數據信號DφP，DIP。

2、根據權利要求1的輸出緩沖器預充電電路的控制電路還包括：

兩個傳送門和兩個在數據輸出緩沖器起動時間內鎖存無效數據總狀態的鎖存器;和

兩個“與非門”，它們的一個輸入是已鎖存的無效數據狀態，另一個輸入是由所述的脈沖產生器產生的脈沖狀態。

3、根據權利要求1的預充電電路由NMOS晶體管組成。