[其他]微處理機備用系統

無效

• 申請號: 87103575
• 申請日: 1987-05-14
• 公開（公告）號: CN87103575A
• 公開（公告）日: 1987-11-25
• 發明（設計）人: 霍華德·威廉斯;戴維·理查德·哈羅德
• 申請（專利權）人: 通用電氣公眾有限公司
• 主分類號: H04M3/18
• 分類號: H04M3/18
• 代理公司: 中國專利代理有限公司
• 代理人: 匡少波,葉凱東

本發明涉及數字電話交換機的主處理機所用的備用存儲器。這些備用存儲器用以在主處理機不正常工作時來保存基本數據。在上述主處理機不正常工作時，備用系統存儲記帳數據，操作系統數據和交換機配置數據。

到目前為止，備用存儲器的構造已經涉及到使用如具有低電流和電壓要求的磁泡存儲器之類的靜態存儲器。可是，磁泡存儲器由于其體積（大）而受到限制，并且磁泡存儲器的存取時間也相對較慢。

本發明的目的是提供另一種可供選擇的備用存儲器。

因此，本發明在于數字電話交換機的主處理機用的備用系統，該系統包括一個CMOS動態RAMs（隨機存取存儲器）的存儲器陣列;用于檢測在正常電源中故障的裝置;用于在檢測到上述故障時從正常電源轉換到可靠的備用電源的裝置;用于在上述轉換發生之后提供一個有規律的存儲器陣列刷新的裝置。

最好該備用系統包括一個控制從和向CMOS存儲器陣列進行讀/寫操作的微處理機，以及該備用系統包括一裝置用以在發現故障時立即提供一猝發或快速刷新，然后定期地、周期地刷新該CMOS陣列。

根據本發明的特性，該存儲器陣列被安排成具有許多個存儲體，并且在刷新周期的任一個時間內只有一個存儲體的CMOS器件被刷新。

為了便于理解本發明，現在通過實例并結合附圖的方式來敘述本發明的一個實施例，其中：

圖1是本發明數字電話交換機的主處理機用的備用系統的（電源）轉換和刷新邏輯的方塊圖，

圖2是表明功率上升/下降（power????up/down）信號接口的方塊圖。

圖3是整個備用系統的方塊圖。

參見圖1，圖中示出的控制電路的第一個功能是檢測交換機處理機的故障。該備用系統所要解決的故障的原因是無保證的處理機電源有故障。該電源的狀況的圖中10處被檢測。在與之平行的線上向單穩裝置12提供一個+5V電池電源。通過一延遲電路13來調節單穩裝置12的響應從而產生一3微秒的延遲。根據單穩裝置12的觸發在線15上產生一輸出脈沖。線15與一存儲器定序器連接，該定序器是由兩個邏輯陣列構成，它們用來控制在備用期間不需要的讀/寫操作。線15上的信號在使存儲器定序器停止后結束當前的操作。通過線15來使功率下降刷新邏輯復位，用以準備接管無保證的電源。

功率下降刷新電路一般由20′代表，并且它包括一4MHz（4Hega????Hertz）CMOS振蕩器21，該振蕩器為系統提供一個基礎時鐘，通過一計數器鏈22從上述振蕩器中獲取多種時鐘信號。計數器鏈22的一個輸出被送到線23上，并且被提供給觸發器24的一個輸入端，該觸發器于計數器鏈22的計數末端在猝發刷新與低電源刷新之間進行變換。為了保證每行地址在得到32ms型刷新之前得到一4ms型刷新而不干涉讀號周期，該CMOS備用存儲器RAM的猝發刷新執行的非常快，盡可能利用有故障不可靠的電源。觸發器24的復位脈沖是在單穩裝置12的輸出線15上取得的。

線15與D型觸發器50的時鐘輸入端相連接，并使得一個叫作PFAILDIS的信號變為低電平。PFAILDIS出現在觸發器50的Q輸出端，并且連接到選擇器電路17。當PFAILDIS變為低電平時，選擇器電路17（四路2-1多路轉換器）進入備用狀態并且在線16上產生一個清除信號，該清除信號被提供給單穩裝置12的CLEAR輸入端以確保該單穩裝置不再理睬出現在線10上的信號。

PFAILDIS還禁止對CMOS動態存儲器的寫入和列地址選通，以及使選擇器電路17轉換到備用狀態。這意味著在備用存儲器中的數據保持不變。PFAILDIS還禁止執行單元備用電池的測試程序，該程序用于正常操作。