[其他]電子電路器件及其制造方法

無效

• 申請號: 85108637
• 申請日: 1985-10-05
• 公開（公告）號: CN85108637B
• 公開（公告）日: 1988-03-09
• 發明（設計）人: 佐藤了平;大島宗夫;田中稔;坂口勝;村口旻;廣田和夫
• 申請（專利權）人: 株式會社日立制作所
• 主分類號: H05K3/34
• 分類號: H05K3/34;H05K13/04;B23K35/24
• 代理公司: 中國專利代理有限公司
• 代理人: 肖春京

本發明是關于一種電子電路器件和加工制造該電子電路器件的方法。本發明由于采用高熔點的焊料（或精制的焊料）和熱處理工藝進行機械的或熱機械的焊接，從而改進了在諸如半導體芯片一類的電子電路元件部分或其它元件與電路基板之間連接點的可靠性。有關對焊料所需進行的處理將在后面加以介紹。

在電子電路器件領域，為了在機械方面和化學方面保護半導體或元件，并改進電子電路器件的產量和可靠性，已經采用了稱之為“表面裝配”（surfacemounting）的多種方法。其中有一種方法叫做高密度裝配法，如圖1所示。這種方法是采用精制的焊料3通過電極4和5把半導體芯片1與面朝半導體芯片1的基板2的周圍端面連接起來（參看U.S.專利NO.3871014或日本專利公報NO28735/1968）。在這種方法中，利用比電極4和5熔化得充分的焊料的浸潤和擴散作用，使半導體芯片1和電路基板2相互連接。既然需把焊料完全地熔化，那未在該焊料的冷凝階段，便往往引起合金結構分凝，缺陷及余應力一類的不良結果。因此焊料3具有低延展性的鑄態結構。具有此類鑄態結構的焊料3相對于外力的延展率低，并產生非均勻變形，這會導致各種應力而使該焊料3產生斷裂的一系列問題，而且各種應力在較短的使用期間便會產生出來，這要歸因于該焊料的金屬疲勞。

隨著日益增長的電子元件小型化和提高大規模集成（LSI）的裝配密集度的發展趨勢，有關器件內部焊接的這樣一個問題已變得更為重要。

因此，解決上述問題是本發明的一個目的，同時提供一種實現高可靠焊接的電子電路器件的方法，以及一種制造這種電子電路器件的方法。

為了實現這一目的，本發明具有的特點是，通過對焊料進行軋制和熱處理，使其延展性得以大大改善;并且借助于利用該精制焊料的延展性和韌性，將這種焊料成形與焊接處相適應的形狀。同時在諸如半導體芯片一類的元件和基板之間采用具有低熔點焊料的焊接點，在一種不致使精制焊料熔化的低溫下，通過局部焊接將精制焊料與該低熔點的焊接點連接起來。

此外，本發明提供了一種用于實現本發明的焊接的裝置，這樣就能夠進行高密度電子電路器件的大批量生產。

關于附圖的簡要介紹

圖1是一種常規電子電路器件的透視圖;

圖2分別表示根據本發明的焊料和現有技術中的焊料的抗拉強度特性曲線;

圖3（a）和圖3（b）是根據本發明的精制焊料和常規鑄制焊料的顯微照片;

圖4是一種根據本發明的Pb-Sn合金的金相圖;

圖5是一種Pb-In合金的金相圖;

圖6是一種Pb-Sb合金的金相圖;

圖7是根據本發明的一種電子電路器件的實施方案的透視圖;

圖8是如圖7所示的取沿線A-A′面的剖視圖;

圖9（a）至圖9（d）是說明圖7所示的電子電路器件各加工步驟的剖視圖;

圖10是本發明另一種實施方案的陶瓷封裝器件的剖視圖;

圖11是電阻的表面裝配元件的剖視圖;

圖12（a）至圖12（d）是說明供給精制焊料各步驟的透視圖;

圖13是根據本發明的電子電路器件的又一種實施方案的透視圖;及

圖14是如圖13所示的取沿線A-A′的剖視圖;

在本發明中將精制焊料用于連接元件和基板的焊接點是根據下面的現象和原理。許多金屬在它們被熔化和凝固的過程中會出現諸如吸留氣體、形成缺陷的問題，并且大部分合金在其凝固階段會形成含有結晶分凝和重力分離的多相鑄態結構。由于具有缺陷和多相鑄態結構的這一類的金屬和合金通常是脆而硬的，所以，當使用它們作為結構的成分時，為了改善韌性和延展性，可以通過軋制或熱處理來破壞其鑄態結構，使其變為單相結構。然而，由于諸如Pb-Sn或Au-Sn一類的合金焊接點是基于熔接原理，這樣一種焊接接點在熔化和凝固過程中必然具有鑄態結構，而且與上面所述方案不同，幾乎不可能借助軋制或熱處理來破壞鑄態結構。因此只能使用不加任何處理的脆硬的鑄態結構，沒有另行的選擇余地。

圖2表示用Pb-Sn作為原材料的精制焊料樣件a′，b′及c′和鑄制焊料樣件a、b及c的拉伸特性，圖中以縱座標表示應力（kg/mm^２），橫座標表示延展率ξ（%）。鑄制焊料樣件a、b和c只能通過焊接，冷卻和固化工藝才可得到。因此，該焊料樣件具有鑄糙的缺點，鑄制焊料樣件的微型結構如圖3（a）所示。