[其他]制造半導(dǎo)體集成電路的隔離方法

無效

• 申請(qǐng)?zhí)枺?/td>: 85100998
• 申請(qǐng)日: 1985-04-01
• 公開（公告）號(hào): CN85100998A
• 公開（公告）日: 1986-07-30
• 發(fā)明（設(shè)計(jì)）人: 張桂霞
• 申請(qǐng)（專利權(quán)）人: 北京電子一廠
• 主分類號(hào): H01L21/76
• 分類號(hào): H01L21/76;H01L21/82
• 代理公司: 北京電子管廠科技部新品開發(fā)室代理組
• 代理人: 王蘊(yùn),袁兆南

制造半導(dǎo)體集成電路的隔離方法，特別是用反向擴(kuò)散方法，制造超高頻電路的隔離方法。

半導(dǎo)體集成電路常規(guī)的P-n結(jié)隔離工藝是在P-Si襯底上做N⁺埋層擴(kuò)散，再做N型外延生長，然后做P⁺雜質(zhì)隔離擴(kuò)散。使雜質(zhì)由外延層上向外延層下擴(kuò)散，穿透外延層和襯底相通，形成隔離。該工藝存在著橫向擴(kuò)散。因此，在設(shè)計(jì)集成電路時(shí)，必須要考慮因隔離和隔離擴(kuò)散所要留出的空余面積。該面積占了電路總面積的不小比例。隔離電容起相當(dāng)?shù)淖饔?，其作用使晶體管高頻特性變壞。同時(shí)，使集成電路的集成度也難以提高。為了解決上述問題，曾出現(xiàn)了許多種在常規(guī)P-n結(jié)隔離基礎(chǔ)上發(fā)展起來的新型隔離工藝。由J59167-035和J59108-325、兩篇專利文獻(xiàn)得知，將P-n結(jié)隔離改為介質(zhì)隔離的方法，是在硅襯底上刻蝕的U型槽中沉積絕緣物質(zhì)，作為隔離介質(zhì)。它縮小為隔離而占有的面積，提高集成度。但是工藝復(fù)雜，流程長，不容易控制，工藝上實(shí)現(xiàn)目前仍較困難。

本發(fā)明的目的在于找出一種比常規(guī)的P-n結(jié)隔離工藝簡單，隔離特性好的工藝，還能成倍縮小管芯面積，提高集成度和頻率。

本發(fā)明選用P-Si片做襯底，N型外延層，BN作P型雜質(zhì)P⁺。即在P型襯底上做起隔離作用的P⁺硼擴(kuò)散和N⁺埋層砷擴(kuò)散，再外延-N型層，然后用干氧氧化方法，使P型硼雜質(zhì)反向擴(kuò)散，由下至上的穿透外延層，達(dá)到隔離的目的。

附圖說明：圖1A是P-Si襯底制造予隔離的擴(kuò)散工藝;圖1B是制造埋層擴(kuò)散工藝;圖1C是制造外延生長工藝;圖1D是氧化制造工藝;圖1E是依本發(fā)明制造的8HP10超高頻雙極型線性電路的一個(gè)實(shí)施例;圖2是在P-Si襯底上制造反向擴(kuò)散P-n結(jié)隔離的立體剖面圖;圖3是利用本發(fā)明制造的8HP10超高頻集成電路的內(nèi)部電路。

以下結(jié)合附圖對(duì)發(fā)明作進(jìn)一步描述。發(fā)明的內(nèi)容可由圖1A～1D來說明。在圖1A中，在P-Si襯底（1）氧化后，用光刻的方法，刻出窗口，作P⁺予隔離擴(kuò)散（2）;在圖1B中，在P-Si襯底（1）上光刻埋層窗口，做N+埋層擴(kuò)散（3）;在圖1C中，漂去P-Si襯底上的SiO₂層，生長N型外延層（4）;在圖1D中，置硅片于干氧氣氛中，進(jìn)行氧化，使P⁺予隔離擴(kuò)散雜質(zhì)（2）由下至上反向擴(kuò)散，呈園錐形穿透外延層，形成反向P-n結(jié)隔離槽（5）;該隔離槽（5）不僅在外延層（4）上沒有橫向擴(kuò)散，反而使它的尺寸變小;并在外延層（4）上形成SiO₂層（10），此二氧化硅作為隨后工序的掩膜。