[其他]制造半導(dǎo)體集成電路的隔離方法

無效

• 申請?zhí)枺?/td>: 85100998
• 申請日: 1985-04-01
• 公開（公告）號: CN85100998A
• 公開（公告）日: 1986-07-30
• 發(fā)明（設(shè)計）人: 張桂霞
• 申請（專利權(quán)）人: 北京電子一廠
• 主分類號: H01L21/76
• 分類號: H01L21/76;H01L21/82
• 代理公司: 北京電子管廠科技部新品開發(fā)室代理組
• 代理人: 王蘊(yùn),袁兆南

1、一種半導(dǎo)體集成電路的隔離方法是在P-Si襯底上做n⁺埋層擴(kuò)散，再做N型外延生長，然后做P⁺隔離擴(kuò)散，使雜質(zhì)由外延層上向外延層下擴(kuò)散，達(dá)到隔離目的。本方法的特征是做N型外延之前，先做P⁺雜質(zhì)予隔離擴(kuò)散。外延之后做氧化，在氧化過程中，同時達(dá)到隔離目的。

2、按照權(quán)利要求1的方法，其特征是P⁺雜質(zhì)在襯底和外延層之間，由下至上的反向擴(kuò)散。呈園錐形穿透外延層，達(dá)到隔離目的。

3、按照權(quán)利要求1的方法，其特征是P-Si襯底上做P⁺雜質(zhì)予隔離擴(kuò)散，其予沉積R_□＝40～60Ω/□，再分布R_□＜100Ω/□。

4、按照權(quán)利要求1的方法，其特征是在外延之后通干氧氧化達(dá)到隔離目的，氧氣流量為1000ml/分，爐溫為1100～1200℃，時間為2-4小時。