[實(shí)用新型]處理電路及控制電路板

有效

• 申請(qǐng)?zhí)枺?/td>: 202320196670.X
• 申請(qǐng)日: 2023-02-09
• 公開(kāi)（公告）號(hào): CN219266952U
• 公開(kāi)（公告）日: 2023-06-27
• 發(fā)明（設(shè)計(jì)）人: 詹友軍;尹以茳;陳志滿
• 申請(qǐng)（專利權(quán)）人: 廣東天太機(jī)器人有限公司
• 主分類號(hào): G06F15/163
• 分類號(hào): G06F15/163;G06F13/42
• 代理公司: 廣東北定知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 44761
• 代理人: 曹江雄

本申請(qǐng)涉及一種處理電路及控制電路板。所述處理電路中ARM芯片分別連接第一最小系統(tǒng)單元、網(wǎng)絡(luò)通信接口模組、第一數(shù)據(jù)通信接口模組和存儲(chǔ)控制接口模組；網(wǎng)絡(luò)通信接口模組用于連接網(wǎng)絡(luò)通信模組，第一數(shù)據(jù)通信接口模組用于連接第一數(shù)據(jù)通信模組，存儲(chǔ)控制接口模組用于連接存儲(chǔ)模組；FPGA芯片電路包括FPGA芯片、第二最小系統(tǒng)單元、第二數(shù)據(jù)通信接口模組；FPGA芯片分別連接第二最小系統(tǒng)單元、第二數(shù)據(jù)通信接口模組和ARM芯片；第二數(shù)據(jù)通信接口模組用于連接第二數(shù)據(jù)通信模組，實(shí)現(xiàn)FPGA結(jié)合ARM的雙處理架構(gòu)，能夠同時(shí)擁有ARM的運(yùn)算能力和FPGA的并行處理能力，且能夠豐富處理架構(gòu)的功能配置，提高接口資源利用率。

技術(shù)領(lǐng)域

本申請(qǐng)涉及電路處理技術(shù)領(lǐng)域，特別是涉及一種處理電路及控制電路板。

背景技術(shù)

FPGA的應(yīng)用非常廣泛，在通信領(lǐng)域、圖像處理領(lǐng)域、汽車電子領(lǐng)域、消費(fèi)電子領(lǐng)域、工業(yè)領(lǐng)域和數(shù)據(jù)處理領(lǐng)域等，都能看到FPGA的身影。在實(shí)際設(shè)計(jì)中，F(xiàn)PGA通常和其他處理IC架構(gòu)，完成整個(gè)設(shè)計(jì)。而FPGA結(jié)合ARM架構(gòu)是經(jīng)常用的一種處理架構(gòu)。

在實(shí)現(xiàn)過(guò)程中，發(fā)明人發(fā)現(xiàn)傳統(tǒng)技術(shù)中至少存在如下問(wèn)題：現(xiàn)有的FPGA結(jié)合ARM的處理架構(gòu)中，功能配置不全面，接口資源利用率低。

發(fā)明內(nèi)容

基于此，有必要針對(duì)上述現(xiàn)有的FPGA結(jié)合ARM的處理架構(gòu)中存在的問(wèn)題，提供一種能夠豐富處理架構(gòu)的功能配置，提高接口資源利用率的處理電路及控制電路板。

第一方面，本申請(qǐng)?zhí)峁┮环N處理電路，包括：

ARM芯片電路，ARM芯片電路包括ARM芯片、第一最小系統(tǒng)單元、網(wǎng)絡(luò)通信接口模組、第一數(shù)據(jù)通信接口模組和存儲(chǔ)控制接口模組；ARM芯片分別連接第一最小系統(tǒng)單元、網(wǎng)絡(luò)通信接口模組、第一數(shù)據(jù)通信接口模組和存儲(chǔ)控制接口模組；網(wǎng)絡(luò)通信接口模組用于連接網(wǎng)絡(luò)通信模組，第一數(shù)據(jù)通信接口模組用于連接第一數(shù)據(jù)通信模組，存儲(chǔ)控制接口模組用于連接存儲(chǔ)模組；

FPGA芯片電路，F(xiàn)PGA芯片電路包括FPGA芯片、第二最小系統(tǒng)單元、第二數(shù)據(jù)通信接口模組；FPGA芯片分別連接第二最小系統(tǒng)單元、第二數(shù)據(jù)通信接口模組和ARM芯片；第二數(shù)據(jù)通信接口模組用于連接第二數(shù)據(jù)通信模組。

可選的，網(wǎng)絡(luò)通信接口模組包括第一SPI接口、第二SPI接口、第一RMII接口和第二RMII接口；網(wǎng)絡(luò)通信模組包括HMI模塊、TCP/IP模塊、VISION模塊和RTE模塊；第一SPI接口、第二SPI接口、第一RMII接口和第二RMII接口分別連接ARM芯片；

第一SPI接口連接HMI模塊；第二SPI接口連接TCP/IP模塊；第一RMII接口連接VISION模塊；第二RMII接口連接RTE模塊。

可選的，第一數(shù)據(jù)通信接口模組包括第一GPIO接口、IIC接口、第一UART接口、USB接口和CAN接口；

第一GPIO接口、IIC接口、第一UART接口、USB接口和CAN接口分別連接ARM芯片。

可選的，存儲(chǔ)控制接口模組包括DDR接口和第一GPMC接口；存儲(chǔ)模組包括FLASH存儲(chǔ)模塊和DDR存儲(chǔ)模塊；DDR接口和第一GPMC接口分別連接ARM芯片；

DDR接口連接DDR存儲(chǔ)模塊；第一GPMC接口連接FLASH存儲(chǔ)模塊。

可選的，第一最小系統(tǒng)單元包括第一電源電路單元、第一晶振電路單元、第一復(fù)位電路單元和第一JTAG接口單元；

第一電源電路單元、第一晶振電路單元、第一復(fù)位電路單元和第一JTAG接口單元分別連接ARM芯片。

可選的，第二數(shù)據(jù)通信接口模組包括第二GPIO接口、第一USART接口、CAP接口和第二UART接口；

第二GPIO接口、第一USART接口、CAP接口和第二UART接口分別連接FPGA芯片。