[實(shí)用新型]處理電路及控制電路板有效
| 申請(qǐng)?zhí)枺?/td> | 202320196670.X | 申請(qǐng)日： | 2023-02-09 |
| 公開(kāi)（公告）號(hào)： | CN219266952U | 公開(kāi)（公告）日： | 2023-06-27 |
| 發(fā)明（設(shè)計(jì)）人： | 詹友軍;尹以茳;陳志滿 | 申請(qǐng)（專利權(quán)）人： | 廣東天太機(jī)器人有限公司 |
| 主分類號(hào)： | G06F15/163 | 分類號(hào)： | G06F15/163;G06F13/42 |
| 代理公司： | 廣東北定知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 44761 | 代理人： | 曹江雄 |
| 地址： | 528300 廣東省佛山市順德*** | 國(guó)省代碼： | 廣東;44 |
| 權(quán)利要求書(shū)： | 查看更多 | 說(shuō)明書(shū)： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 處理 電路 控制 電路板 | ||
1.一種處理電路，其特征在于，包括：
ARM芯片電路，所述ARM芯片電路包括ARM芯片、第一最小系統(tǒng)單元、網(wǎng)絡(luò)通信接口模組、第一數(shù)據(jù)通信接口模組和存儲(chǔ)控制接口模組；所述ARM芯片分別連接所述第一最小系統(tǒng)單元、所述網(wǎng)絡(luò)通信接口模組、所述第一數(shù)據(jù)通信接口模組和所述存儲(chǔ)控制接口模組；所述網(wǎng)絡(luò)通信接口模組用于連接網(wǎng)絡(luò)通信模組，所述第一數(shù)據(jù)通信接口模組用于連接第一數(shù)據(jù)通信模組，所述存儲(chǔ)控制接口模組用于連接存儲(chǔ)模組；
FPGA芯片電路，所述FPGA芯片電路包括FPGA芯片、第二最小系統(tǒng)單元、第二數(shù)據(jù)通信接口模組；所述FPGA芯片分別連接所述第二最小系統(tǒng)單元、所述第二數(shù)據(jù)通信接口模組和所述ARM芯片；所述第二數(shù)據(jù)通信接口模組用于連接第二數(shù)據(jù)通信模組。
2.根據(jù)權(quán)利要求1所述的處理電路，其特征在于，所述網(wǎng)絡(luò)通信接口模組包括第一SPI接口、第二SPI接口、第一RMII接口和第二RMII接口；所述網(wǎng)絡(luò)通信模組包括HMI模塊、TCP/IP模塊、VISION模塊和RTE模塊；所述第一SPI接口、所述第二SPI接口、所述第一RMII接口和所述第二RMII接口分別連接所述ARM芯片；
所述第一SPI接口連接所述HMI模塊；所述第二SPI接口連接所述TCP/IP模塊；所述第一RMII接口連接所述VISION模塊；所述第二RMII接口連接所述RTE模塊。
3.根據(jù)權(quán)利要求1所述的處理電路，其特征在于，所述第一數(shù)據(jù)通信接口模組包括第一GPIO接口、IIC接口、第一UART接口、USB接口和CAN接口；
所述第一GPIO接口、所述IIC接口、所述第一UART接口、所述USB接口和所述CAN接口分別連接所述ARM芯片。
4.根據(jù)權(quán)利要求1所述的處理電路，其特征在于，所述存儲(chǔ)控制接口模組包括DDR接口和第一GPMC接口；存儲(chǔ)模組包括FLASH存儲(chǔ)模塊和DDR存儲(chǔ)模塊；所述DDR接口和所述第一GPMC接口分別連接所述ARM芯片；
所述DDR接口連接所述DDR存儲(chǔ)模塊；所述第一GPMC接口連接所述FLASH存儲(chǔ)模塊。
5.根據(jù)權(quán)利要求4所述的處理電路，其特征在于，所述第一最小系統(tǒng)單元包括第一電源電路單元、第一晶振電路單元、第一復(fù)位電路單元和第一JTAG接口單元；
所述第一電源電路單元、所述第一晶振電路單元、所述第一復(fù)位電路單元和所述第一JTAG接口單元分別連接所述ARM芯片。
6.根據(jù)權(quán)利要求1所述的處理電路，其特征在于，所述第二數(shù)據(jù)通信接口模組包括第二GPIO接口、第一USART接口、CAP接口和第二UART接口；
所述第二GPIO接口、所述第一USART接口、所述CAP接口和所述第二UART接口分別連接所述FPGA芯片。
7.根據(jù)權(quán)利要求6所述的處理電路，其特征在于，所述第二最小系統(tǒng)單元包括第二電源電路單元、第二晶振電路單元、第二復(fù)位電路單元和第二JTAG接口單元；
所述第二電源電路單元、所述第二晶振電路單元、所述第二復(fù)位電路單元和所述第二JTAG接口單元分別連接所述FPGA芯片。
8.根據(jù)權(quán)利要求1至7任意一項(xiàng)所述的處理電路，其特征在于，所述第一數(shù)據(jù)通信接口模組還包括第二GPMC接口；所述ARM芯片通過(guò)所述第二GPMC接口連接所述FPGA芯片。
9.根據(jù)權(quán)利要求8所述的處理電路，其特征在于，所述第一數(shù)據(jù)通信接口模組還包括第二USART接口；所述ARM芯片通過(guò)所述第二USART接口連接所述FPGA芯片。
10.一種控制電路板，其特征在于，包括電路板，以及設(shè)置在所述電路板上的如權(quán)利要求1至9任意一項(xiàng)所述的處理電路。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于廣東天太機(jī)器人有限公司，未經(jīng)廣東天太機(jī)器人有限公司許可，擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請(qǐng)聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202320196670.X/1.html，轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專利網(wǎng)。
- 上一篇：一種聚合用EG循環(huán)回用裝置
- 下一篇：一種毛刷、刀片二合一工具
- 同類專利
- 專利分類
G06F 電數(shù)字?jǐn)?shù)據(jù)處理
G06F15-00 通用數(shù)字計(jì)算機(jī)
G06F15-02 .通過(guò)鍵盤(pán)輸入的手動(dòng)操作，以及應(yīng)用機(jī)內(nèi)程序的計(jì)算，例如，袖珍計(jì)算器
G06F15-04 .在引入被處理的數(shù)據(jù)的同時(shí)，進(jìn)行編制程序的，例如，在同一記錄載體上
G06F15-08 .應(yīng)用插接板編制程序的
G06F15-16 .兩個(gè)或多個(gè)數(shù)字計(jì)算機(jī)的組合，其中每臺(tái)至少具有一個(gè)運(yùn)算器、一個(gè)程序器及一個(gè)寄存器，例如，用于數(shù)個(gè)程序的同時(shí)處理
G06F15-18 .其中，根據(jù)計(jì)算機(jī)本身在一個(gè)完整的運(yùn)行期間內(nèi)所取得的經(jīng)驗(yàn)來(lái)改變程序的；學(xué)習(xí)機(jī)器
