[發明專利]內置晶振封裝結構、半導體器件、封裝工藝和生產方法

有效

• 申請號: 202310928263.8
• 申請日: 2023-07-27
• 公開（公告）號: CN116667809B
• 公開（公告）日: 2023-09-29
• 發明（設計）人: 于政;劉懷超;吳靖宇
• 申請（專利權）人: 北京炬玄智能科技有限公司
• 主分類號: H03H9/10
• 分類號: H03H9/10;H03H3/02
• 代理公司: 北京中強智尚知識產權代理有限公司 11448
• 代理人: 賈依嬌

1.一種內置晶振封裝結構，其特征在于，包括：

框架基島，所述框架基島上形成有芯片固定區和晶振固定區；

多個應力釋放槽，多個所述應力釋放槽開設在所述框架基島的周側；

壓力平衡孔，所述壓力平衡孔開設在所述框架基島上，位于所述芯片固定區和所述晶振固定區之間；

其中，所述應力釋放槽的輪廓為弧形，所述應力釋放槽的半徑是基于所述框架基島的尺寸和封裝材料的材料參數確定的；

其中，所述框架基島的尺寸和所述封裝材料的材料參數包括熱膨脹系數和/或楊氏模量。

2.根據權利要求1所述的內置晶振封裝結構，其特征在于，所述應力釋放槽的半徑是通過如下公式確定的：

其中，α_emc為封裝材料的熱膨脹系數，α_LF為框架基島的熱膨脹系數，F為封裝材料與框架基島之間的軸向拉力，E₁為封裝材料的楊氏模量，E₂為框架基島的楊氏模量，ρ為曲率半徑，H_emc為封裝材料的厚度，H_LF為框架基島的厚度，L為封裝體的長度，r為應力釋放槽的半徑，t為溫度變化量，d₁和d₂為封裝材料上下兩層的厚度。

3.根據權利要求1所述的內置晶振封裝結構，其特征在于，還包括：

粗化顆粒層，所述粗化顆粒層形成于所述框架基島之上；

多個引腳，多個所述引腳布置在所述框架基島的周側。

4.根據權利要求3所述的內置晶振封裝結構，其特征在于，

所述粗化顆粒層是在所述框架基島的表面鍍銀，而后再經過粗化處理獲得的。

5.一種半導體器件，其特征在于，包括：

如權利要求1至4中任一項所述的內置晶振封裝結構；

芯片，所述芯片連接于所述框架基島，位于所述芯片固定區；

晶振，所述晶振連接于所述框架基島，位于所述晶振固定區。

6.根據權利要求5所述的半導體器件，其特征在于，

所述晶振通過引線連接于所述芯片；

所述內置晶振封裝結構還包括：塑封體，所述塑封體包覆在所述內置晶振封裝結構、芯片和晶振上。

7.一種封裝工藝，其特征在于，用于封裝如權利要求5或6所述的半導體器件，所述封裝工藝包括：

先在芯片焊盤位置上設置第一焊點，而后在所述晶振的兩端設置第二焊點，通過第一焊點和第二焊點固定引線；

將框架基島、所述芯片和所述晶振形成的集合體設置在封裝模具內，向所述模具內注入塑封料，部分所述塑封料經由第一方向供給到所述框架基島上，部分所述塑封料經由壓力平衡孔沿第二方向溢出；

其中，所述第一方向和所述第二方向不同。

8.根據權利要求7所述的封裝工藝，其特征在于，還包括：

待所述塑封料包覆所述集合體之后，獲得半成品；

對所述半成品進行固化，獲得待切割產品；

對所述待切割產品進行切割，獲取待調試芯片。

9.一種生產方法，其特征在于，用于生產如權利要求5或6所述的半導體器件，所述生產方法包括：

在不同的溫度環境中，通過數字補償方式對待調試芯片進行補償，校正晶體曲線，以降低半導體器件的頻率偏差，獲取成品芯片；

其中，所述在不同的溫度環境中，通過數字補償方式對待調試芯片進行補償，校正晶體曲線，以降低半導體器件的頻率偏差，獲取成品芯片的步驟包括：

在-55℃~125℃的溫度環境中選取多個溫度點，通過數字補償方式對所述待調試芯片進行補償，校正晶體曲線，以降低半導體器件的頻率偏差，獲取成品芯片。