[發(fā)明專利]芯片及芯片堆疊結構

在審

• 申請?zhí)枺?/td>: 202310874936.6
• 申請日: 2023-07-17
• 公開（公告）號: CN116613139A
• 公開（公告）日: 2023-08-18
• 發(fā)明（設計）人: 張家瑞
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L23/535
• 分類號: H01L23/535;H01L23/538;H01L25/065
• 代理公司: 華進聯(lián)合專利商標代理有限公司 44224
• 代理人: 周旋

1.一種芯片，其特征在于，所述芯片包括：

芯片本體；

互連結構，包括多個貫穿所述芯片本體且彼此間隔設置的互連元件；至少一個所述互連結構為第一互連結構，所述第一互連結構中的所述互連元件為第一互連元件；

第一控制電路，設置于所述芯片本體內；所述第一控制電路的輸入端與一個所述第一互連結構的每一所述第一互連元件的第一端分別連接，所述第一控制電路的輸出端與同一所述第一互連結構的每一所述第一互連元件的第二端分別連接；所述第一控制電路用于根據(jù)選擇信號將一個所述第一互連元件的第一端接收的信號傳輸至另一所述第一互連元件的第二端。

2.根據(jù)權利要求1所述的芯片，其特征在于，所述第一控制電路包括：

第一選擇模塊，包括多個輸入端和一個輸出端；所述第一選擇模塊的各個輸入端與一個所述第一互連結構的各個所述第一互連元件的第一端一一連接；所述第一選擇模塊用于根據(jù)所述選擇信號將所述第一選擇模塊的一個輸入端接收的信號從所述第一選擇模塊的輸出端輸出；

第二選擇模塊，包括一個輸入端和多個輸出端；所述第二選擇模塊的輸入端與所述第一選擇模塊的輸出端連接，所述第二選擇模塊的各個輸出端與同一所述第一互連結構的各個所述第一互連元件的第二端一一連接；所述第二選擇模塊用于根據(jù)所述選擇信號將所述第一選擇模塊輸出的信號從所述第二選擇模塊的一個輸出端輸出。

3.根據(jù)權利要求2所述的芯片，其特征在于，所述第一控制電路還包括：

第一輸出端口，與所述第一選擇模塊的輸出端連接；所述第一輸出端口用于將所述第一選擇模塊輸出的信號傳輸至所述芯片本體中。

4.根據(jù)權利要求3所述的芯片，其特征在于，所述第一控制電路包括多個所述第一選擇模塊、多個所述第二選擇模塊和多個所述第一輸出端口，多個所述第一選擇模塊分別與多個所述第二選擇模塊和多個所述第一輸出端口一一連接。

5.根據(jù)權利要求2所述的芯片，其特征在于，至少一個所述互連結構為第二互連結構，所述第二互連結構中的所述互連元件為第二互連元件。

6.根據(jù)權利要求5所述的芯片，其特征在于，所述第一互連結構的各個所述第一互連元件用于接收的信號，與所述第二互連結構的各個所述第二互連元件用于接收的信號一一相同。

7.根據(jù)權利要求5所述的芯片，其特征在于，所述第一互連結構的各個所述第一互連元件用于接收的信號，與所述第二互連結構的各個所述第二互連元件用于接收的信號各不相同。

8.根據(jù)權利要求7所述的芯片，其特征在于，所述芯片還包括：

第二控制電路，設置于所述芯片本體內；所述第二控制電路的輸入端與一個所述第二互連結構的每一所述第二互連元件分別連接，所述第二控制電路用于根據(jù)選擇信號將至少一個所述第二互連元件接收的信號傳輸至所述芯片本體中。

9.根據(jù)權利要求8所述的芯片，其特征在于，所述第二控制電路包括：

第三選擇模塊，包括多個輸入端和一個輸出端；所述第三選擇模塊的各個輸入端與一個所述第二互連結構的各個所述第二互連元件一一連接；所述第三選擇模塊用于根據(jù)所述選擇信號將所述第三選擇模塊的一個輸入端接收的信號從所述第三選擇模塊的輸出端輸出；

第二輸出端口，與所述第三選擇模塊的輸出端連接；所述第二輸出端口用于將所述第三選擇模塊輸出的信號傳輸至所述芯片本體中。

10.根據(jù)權利要求9所述的芯片，其特征在于，所述第二控制電路包括多個所述第三選擇模塊和多個所述第二輸出端口，多個所述第三選擇模塊與多個所述第二輸出端口一一連接。

11.根據(jù)權利要求9所述的芯片，其特征在于，所述第二控制電路還包括：

第三輸出端口，輸入端與所述第一選擇模塊的輸出端連接，輸出端與所述第二輸出端口的輸出端連接；所述第三輸出端口用于將所述第一選擇模塊輸出的信號傳輸至所述芯片本體中。