[發明專利]一種半導體結構的制造方法

在審

• 申請號: 202310714774.X
• 申請日: 2023-06-15
• 公開（公告）號: CN116666206A
• 公開（公告）日: 2023-08-29
• 發明（設計）人: 李逛城;鄭標;朱順;方淼焱;施露安
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L21/306
• 分類號: H01L21/306
• 代理公司: 北京派特恩知識產權代理有限公司 11270
• 代理人: 賈偉;王黎延

公開了一種半導體結構的制造方法，包括：提供包括第二區域和第三區域的襯底，在襯底上依次形成初始填充層、間隔層和覆蓋層，初始填充層包括分別位于第二區域和第三區域的第二初始填充層和第三初始填充層，第二初始填充層的厚度小于第三初始填充層的厚度，覆蓋層包括分別位于第二區域和第三區域的第二覆蓋層和第三覆蓋層，第二覆蓋層的厚度大于第三覆蓋層的厚度；執行至少一次刻蝕工藝至第二初始填充層形成為第二填充層，第三初始填充層形成為第三填充層，且兩者的上表面齊平。

技術領域

本公開涉及半導體制造技術領域，尤其涉及一種半導體的制造方法。

背景技術

在半導體薄膜刻蝕過程中，會出現位于不同區域的凹槽高度不同的現象，這種現象的發生是由于在不同區域上形成的薄膜厚度不同導致的負載效應，這種負載效應會影響刻蝕的圖案的均勻性，從而影響后面工藝過程中刻蝕位置的精準定位，進而會影響半導體結構的性能。

發明內容

本公開實施例提供一種半導體結構的制造方法，包括：

提供襯底，所述襯底至少包括第二區域和第三區域，在所述襯底上形成初始填充層，所述初始填充層包括覆蓋所述第二區域的第二初始填充層和覆蓋所述第三區域的第三初始填充層，所述第二初始填充層的厚度小于所述第三初始填充層的厚度；

在所述初始填充層上形成間隔層；

在所述間隔層上形成覆蓋層，所述覆蓋層包括位于所述第二區域的第二覆蓋層和位于所述第三區域的第三覆蓋層，所述第二覆蓋層的厚度大于所述第三覆蓋層的厚度；其中，所述初始填充層和所述覆蓋層的材料相同，且所述間隔層的材料與所述初始填充層和所述覆蓋層的材料不同；

執行至少一次刻蝕工藝，直至所述第二初始填充層形成為第二填充層，所述第三初始填充層形成為第三填充層，且兩者的上表面齊平。

在一些實施例中，執行至少一次刻蝕工藝，包括：采用包括二氟甲烷、四氟化碳的混合氣體在同一步驟中刻蝕所述覆蓋層、所述間隔層以及所述初始填充層，所述覆蓋層、所述間隔層以及所述初始填充層的刻蝕速率相同；其中，二氟甲烷和四氟化碳的流量的比值范圍在(12～16)：(180～220)之間。

在一些實施例中，所述間隔層包括分別位于所述第二區域、所述第三區域的第二間隔層、第三間隔層；對所述第二區域和所述第三區域執行至少一次刻蝕工藝，包括：

執行第一刻蝕工藝直至去除所述第三覆蓋層以暴露所述第三間隔層；

執行第二刻蝕工藝直至去除所述第三間隔層以暴露所述第三初始填充層；其中，所述間隔層的刻蝕速率大于所述覆蓋層和所述初始填充層的刻蝕速率；

執行第三刻蝕工藝以使所述第三初始填充層的上表面下降第一預設距離，所述第三初始填充層的上表面和所述第二初始填充層的上表面齊平或具有第一預設高度差；其中，所述初始填充層和所述覆蓋層的刻蝕速率大于所述間隔層的刻蝕速率。

在一些實施例中，執行所述第一刻蝕工藝，還包括：去除部分所述第二覆蓋層，剩余的所述第二覆蓋層仍覆蓋所述第二間隔層；

執行所述第二刻蝕工藝和所述第三刻蝕工藝，還包括：刻蝕所述第二區域，去除剩余的所述第二覆蓋層且至少保留部分所述第二間隔層，所述第二初始填充層仍被所述第二間隔層覆蓋；

在執行所述第三刻蝕工藝之后，還包括：執行第四刻蝕工藝直至去除所述第二間隔層以暴露所述第二初始填充層，所述第二初始填充層的上表面和所述第三初始填充層的上表面齊平；其中，所述間隔層的刻蝕速率大于所述覆蓋層和所述初始填充層的刻蝕速率。

在一些實施例中，所述襯底還包括第一區域，所述初始填充層還包括位于所述第一區域的第一初始填充層，所述間隔層還包括位于所述第一區域的第一間隔層，所述覆蓋層還包括位于所述第一區域的第一覆蓋層；所述第一初始填充層的厚度小于所述第二初始填充層的厚度，所述第一覆蓋層的厚度大于所述第二覆蓋層的厚度；