[發明專利]利用負電感消除寄生電感的振蕩抑制電路及方法

有效

• 申請號: 202310658846.3
• 申請日: 2023-06-06
• 公開（公告）號: CN116388546B
• 公開（公告）日: 2023-10-24
• 發明（設計）人: 楊鑫;劉巖超;李清
• 申請（專利權）人: 湖南大學
• 主分類號: H02M1/34
• 分類號: H02M1/34
• 代理公司: 長沙正奇專利事務所有限責任公司 43113
• 代理人: 王娟;曾利平

本發明公開了一種利用負電感消除寄生電感的振蕩抑制電路及方法，所述電路包括SiC?MOSFET管Q1、SiC?MOSFET管Q2、耦合線圈、寄生電感以及負電感模擬器；SiC?MOSFET管Q1、SiC?MOSFET管Q2依次連接并與直流母線連接構成功率回路，耦合線圈的一次側電感串聯于功率回路中，耦合線圈的二次側電感與負電感模擬器串聯構成二次側回路；根據負電感模擬器的等效電感與耦合線圈、寄生電感之間的關系來確定負電感模擬器的等效電感，從而確定負電感模擬器中無源元件的參數。本發明可以利用負電感模擬器的等效電感來消除功率回路中的寄生電感，實現開關振蕩抑制的目的。

技術領域

本發明屬于電力電子器件技術領域，尤其涉及一種利用負電感消除SiC?MOSFET功率回路中寄生電感的振蕩抑制電路及方法。

背景技術

以碳化硅(silicon?carbide，SiC)?MOSFET為代表的寬禁帶半導體功率器件為電力電子技術的發展注入強大的活力。與傳統的硅基器件相比，SiC?MOSFET具有高頻開關、高溫運行以及低損耗等優勢，正逐漸代替Si?IGBT，被廣泛運用于電力牽引、光伏發電、智能電網等領域。

由于SiC?MOSFET器件的高頻特性，結電容小，柵極電荷低，開關速度快，開關過程中的電壓和電流的變化率極大，寄生電感在極大的di/dt（即電流變化率）下，極易產生電壓過沖和振蕩現象，這個現象在器件設計之初就產生了。此外，劇烈的開關振蕩會增加額外的功率損耗，加劇系統的電磁干擾，甚至可能會引起器件誤觸發從而損壞功率器件。因此，碳化硅MOSFET成為電力電子主流器件仍然面臨著艱巨的挑戰。為了充分發揮SiC?MOSFET極快開關速度和低損耗的優勢，必須深入研究SiC?MOSFET開關振蕩的機理，并且找到合適的開關振蕩抑制方法。

碳化硅MOSFET開關振蕩抑制的方法主要包括：優化電路板布局與器件封裝、增大門極電阻Rg、有源門極驅動技術、外加緩沖電路。以上的振蕩抑制方法均能夠取得一定的振蕩抑制效果，但均無法從根本上解決SiC?MOSFET電路中寄生電感的存在。因此，為了提高SiC?MOSFET器件的開關速度，對于消除SiC?MOSFET寄生電感具有巨大的挑戰。

研究如何消除功率模塊內的寄生電感，有助于充分發揮SiC?MOSFET功率器件的高開關速度優勢。

發明內容

本發明的目的在于提供一種利用負電感消除寄生電感的振蕩抑制電路及方法，以解決傳統振蕩抑制方法無法消除功率回路中的寄生電感，進而無法消除開關振蕩的問題。

本發明是通過如下的技術方案來解決上述技術問題的：一種利用負電感消除寄生電感的振蕩抑制電路，包括SiC?MOSFET管Q1、SiC?MOSFET管Q2、耦合線圈、寄生電感以及負電感模擬器；所述SiC?MOSFET管Q2的漏極與所述耦合線圈的一次側電感的第一端連接，所述耦合線圈的一次側電感的第二端通過寄生電感與直流母線正極連接；所述SiC?MOSFET管Q2的源極與所述SiC?MOSFET管Q1的漏極連接，所述SiC?MOSFET管Q1的源極與直流母線負極連接；所述耦合線圈的二次側電感與所述負電感模擬器串聯構成二次側回路；

所述負電感模擬器的等效電感與所述耦合線圈、寄生電感之間的關系式為：

；

其中， L_eq為負電感模擬器的等效電感， M為耦合線圈的一次側電感與二次側電感之間的互感， L_loop為寄生電感， L₁為耦合線圈的一次側電感， L₂為耦合線圈的二次側電感。