[發明專利]一種單極性橫向憶阻器及其制備方法

在審

• 申請號: 202310537399.6
• 申請日: 2023-05-12
• 公開（公告）號: CN116634855A
• 公開（公告）日: 2023-08-22
• 發明（設計）人: 柯聰明;龐義澳;劉首麟;陸靜
• 申請（專利權）人: 華僑大學
• 主分類號: H10N70/20
• 分類號: H10N70/20
• 代理公司: 廈門智慧呈睿知識產權代理事務所(普通合伙) 35222
• 代理人: 羅萍

本發明提供了一種單極性橫向憶阻器及其制備方法，單極性橫向憶阻器包括：基板層；阻變功能層，設置在所述基板層上；所述阻變功能層采用1T′相多晶二維二硫化錸制成；金屬電極層，設置在所述阻變功能層上。本發明通過化學氣相沉積工藝手段制備可控的1T′相多晶二維二硫化錸層，可實現高開關比、穩定性強的單極性橫向憶阻器，豐富了二維材料憶阻器的種類，并且與傳統硅基CMOS工藝兼容，對高集成度、多功能化非易失存儲和邏輯運算領域的發展具有很大的推動作用。

技術領域

本發明屬于非易失存儲和邏輯運算技術領域，更具體地，涉及一種單極性橫向憶阻器及其制備方法。

背景技術

憶阻器(Memristor)是一種表示磁通與電荷關系的非線性元件。憶阻器在邏輯運算、非易失性存儲、人工突觸、光電突觸等領域具有廣闊的應用前景，已成為當前研究的熱點。隨著半導體行業對計算機存儲容量和計算速度需求的增加，傳統的塊體金屬氧化物憶阻器在工藝和速度方面逐漸趨于理論極限。而二維半導體材料擁有原子級厚度、無懸掛鍵平整結構、優良的導電性、高穩定性及優異柔韌性等優點，是高性能、高集成非易失存儲和邏輯運算器件的理想材料。

現階段關于非易失邏輯的研究大多是基于二維半導體雙極性憶阻器來實現，但是由于雙極性憶阻器自身操作極性等限制使其在實現邏輯運算時存在完備性較差、操作復雜、實現功能簡單等問題，而利用單極性憶阻器實現非易失邏輯有著一些獨特的優勢。例如，單極性憶阻器有著很高的開關比；在陣列中可以與二極管串聯構成1D1R結構抑制泄漏電流，從而具有極高的集成密度；由于只需要一種極性的電壓即可實現阻變操作，所以可以極大地降低外圍控制電路的復雜度。因此，基于單極性器件的非易失邏輯有著極大的發展前景和空間。然而，目前關于基于二維半導體單極性憶阻器實現非易失邏輯的研究報道仍處于較為空白的階段。

發明內容

本發明的目的在于提供一種單極性橫向憶阻器及其制備方法，有利于填補目前二維半導體單極性憶阻器研究領域的空白，并且制備方法簡單、高效、成本低，對高集成度、多功能化非易失存儲和邏輯運算領域的發展具有重要指導意義。

本發明的目的可以通過以下方案來實現：

一種單極性橫向憶阻器，其包括：

基板層；

阻變功能層，設置在所述基板層上；所述的阻變功能層采用1T′相多晶二維二硫化錸制成；

金屬電極層，設置在所述阻變功能層上

優選地：所述阻變功能層的厚度d滿足范圍0d5nm。

優選地：所述1T′相多晶二維二硫化錸的形貌為六邊形。

優選地：所述的1T′相多晶二維二硫化錸的化學式為ReS_x，其中1.6x1.8。

優選地：所述的基板層為表面覆蓋二氧化硅介質層的硅基板，二氧化硅介質層厚度為200～300nm。

優選地：所述的金屬電極層的材料為Au、Pt、Ag或Cu，厚度為30～100nm，其包括源級電極和漏極電極，且源級電極和漏極電極之間的間距為5～15um。

本發明實施例還提供了一種如上述的單極性橫向憶阻器的制備方法，其包括：

S1，提供基板層；

S2，通過化學氣相沉積法，在所述基板層上形成由1T′相多晶二維二硫化錸制成的阻變功能層；

S3，在所述阻變功能層上形成金屬電極層。

優選地：步驟S2具體包括：

將三氧化錸粉放入第一石英舟中均勻鋪開，再將兩面都新鮮剝離的云母片扣在第一石英舟上方，將所述第一石英舟緩慢推入到管式爐中央加熱區；