[發明專利]一種高速高精度ADC芯片的量產測試系統及測試方法

有效

• 申請號: 202310502137.6
• 申請日: 2023-05-06
• 公開（公告）號: CN116208155B
• 公開（公告）日: 2023-09-01
• 發明（設計）人: 王爭;李勇晟;何陽;林源泉
• 申請（專利權）人: 成都芯盟微科技有限公司
• 主分類號: H03M1/10
• 分類號: H03M1/10
• 代理公司: 深圳礫智知識產權代理事務所(普通合伙) 44722
• 代理人: 張合成

本發明公開了一種高速高精度ADC芯片的量產測試系統及測試方法，涉及ADC芯片測試技術領域，解決了高速高精度ADC芯片的量產測試操作較為復雜，成本較高的技術問題。該系統包括FPGA平臺、模擬信號發生器、上位機、以及多個模擬板；所述模擬信號發生器用于向每個所述模擬板輸入模擬信號；所述模擬板與被測ADC芯片電連接；每個所述模擬板均與所述FPGA平臺電連接；所述上位機與所述FPGA平臺、模擬信號發生器電連接，用于控制所述模擬信號發生器的模擬信號開閉，輸入，以及功率、頻率的切換，并對測試結果進行記錄。本發明可滿足高速高精度ADC芯片測試的數據傳輸率要求，并可實現對ADC芯片的全覆蓋自動化測試，提高了測試效率，降低測試成本。

技術領域

本發明涉及ADC芯片測試技術領域，尤其涉及一種高速高精度ADC芯片的量產測試系統及測試方法。

背景技術

高速高精度ADC（analog-digital?conversion，模數轉換器）芯片廣泛應用在雷達﹑光通訊、軟件無線電和移動通信等領域，隨著轉換速率和采樣精度的不斷提高，需要對量產后ADC芯片進行測試。目前高速高精度ADC芯片的采樣率已經達到500MSPS~3GSPS（SPS，sample?per?second，每秒采樣次數），精度在14bit，同時還集成有數字下變頻（DigitalDown?Converters，DDC）功能及濾波抽取等復雜的數字信號處理功能。不同用戶的高頻輸入與低頻輸入的動態指標有較大差異。因此，測試時需要針對ADC的性能、各項功能進行覆蓋性驗證。

現有量產測試方案主要包括兩種。（1）測試機臺采用J750/I-FLEX/S200，輸入信號源采用羅德施瓦茨的SMA100A或者SMA100B，針對低速、中等速度的ADC。但現在的高速高精度ADC已經普遍采用了JESD204B接口，需要采用外掛FPGA，測試機臺優勢不明顯，而且價格昂貴。（2）基于美國國家儀器公司NI的板卡及Labview，信號源采用羅德施瓦茨的SMA100B。但只覆蓋了一個測試頻點，多頻點測試時需要測試人員手動設置信號源輸出頻率，同時ADC的數字部分（DDC）并沒有覆蓋且整套價格也較為昂貴。

在實現本發明過程中，發明人發現現有技術中至少存在如下問題：

現有的高速高精度ADC芯片的量產測試操作較為復雜，效率較低，難以進行自動化全覆蓋測試。

發明內容

本發明的目的在于提供一種高速高精度ADC芯片的量產測試系統及測試方法，以解決現有技術中高速高精度ADC芯片的量產測試操作較為復雜，效率較低，難以進行自動化全覆蓋測試的技術問題。本發明提供的諸多技術方案中的優選技術方案所能產生的諸多技術效果詳見下文闡述。

為實現上述目的，本發明提供了以下技術方案：