[發明專利]一種高速高精度ADC芯片的量產測試系統及測試方法

有效

• 申請號: 202310502137.6
• 申請日: 2023-05-06
• 公開（公告）號: CN116208155B
• 公開（公告）日: 2023-09-01
• 發明（設計）人: 王爭;李勇晟;何陽;林源泉
• 申請（專利權）人: 成都芯盟微科技有限公司
• 主分類號: H03M1/10
• 分類號: H03M1/10
• 代理公司: 深圳礫智知識產權代理事務所(普通合伙) 44722
• 代理人: 張合成

1.一種高速高精度ADC芯片的量產測試系統，其特征在于，包括FPGA平臺、模擬信號發生器、上位機、以及多個模擬板；所述模擬信號發生器用于向每個所述模擬板輸入模擬信號；所述模擬板與被測ADC芯片電連接；每個所述模擬板均與所述FPGA平臺電連接；所述上位機與所述FPGA平臺、模擬信號發生器電連接，用于控制所述模擬信號發生器的模擬信號開閉，輸入，以及功率、頻率的切換，并對測試結果進行記錄；

所述FPGA平臺包括FPGA芯片、時鐘模塊、以及多個FMC接口，所述FPGA平臺為正八邊形的PCBA板；所述FPGA芯片的型號為XCKU15P-3FFVE1517E；所述FPGA平臺通過所述FMC接口與所述模擬板通過JESD204B協議進行數據傳輸，所述FMC接口的數量為6個，每個所述FMC接口有400個引腳，規格為40行10列，分別位于所述FPGA平臺正八邊形六條邊的位置；每個所述FMC接口均與所述FPGA芯片連接，并與所述時鐘模塊的時鐘輸出信號連接；所述FPGA芯片的BANK224、BANK225、BANK230、BANK231、BANK228、BANK229、BANK226、BANK227、BANK127、BANK128、BANK129、BANK130與所述FMC接口的數據收發引腳、參考時鐘信號引腳連接；所述FPGA芯片的BANK67、BANK68、BANK69、BANK70、BANK71與所述FMC接口的用戶定義信號引腳、時鐘信號引腳、I2C信號引腳連接；所述時鐘模塊與所述FPGA芯片連接，基于LMX2820、HMC7043芯片產生ADC芯片測試所需的采樣時鐘以及量產測試系統所需的同步時鐘；

所述FPGA平臺還包括DDR3模塊、第一電源接口和供電模塊；所述DDR3模塊與所述FPGA芯片電連接，通過TPS51200DRCR芯片進行供電，規格為2*4Gb；所述第一電源接口用于輸入12V直流電源；所述供電模塊采用LMZ31710芯片為所述第一電源接口輸入的直流電源進行DC-DC轉換，為所述FPGA平臺的各模塊供電；

所述FPGA平臺還包括以太網接口、USB3.0接口，所述以太網接口基于RTL8211CL-GR芯片，所述USB3.0接口基于FT601Q芯片。

2.根據權利要求1所述的一種高速高精度ADC芯片的量產測試系統，其特征在于，所述模擬板包括芯片測試夾、FMC連接器、模擬輸入通道及SYSREF輸入接口；所述芯片測試夾用于安裝固定所述被測ADC芯片；所述FMC連接器與所述FMC接口相互匹配；所述模擬輸入通道與所述模擬信號發生器連接，用于向所述模擬板輸入模擬測試信號；所述SYSREF輸入接口用于輸入時序參考信號。

3.根據權利要求2所述的一種高速高精度ADC芯片的量產測試系統，其特征在于，所述模擬板還包括SPI接口、第二電源接口；所述SPI接口用于所述模擬板、FPGA平臺之間進行數據傳輸；所述第二電源接口通過DC-DC電路為所述模擬板進行供電。

4.根據權利要求1所述的一種高速高精度ADC芯片的量產測試系統，其特征在于，所述量產測試系統還包括時鐘源、電源；所述時鐘源通過所述FPGA平臺的第一時鐘接口、以及所述模擬板的第二時鐘接口提供時鐘信號，所述電源為所述FPGA平臺供電。