[發明專利]LDMOS器件及其制造方法

在審

• 申請號: 202310450879.9
• 申請日: 2023-04-24
• 公開（公告）號: CN116364761A
• 公開（公告）日: 2023-06-30
• 發明（設計）人: 趙春山;張武志;曹亞民;周維;王艷生
• 申請（專利權）人: 上海華力集成電路制造有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/78;H01L21/336
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 劉昌榮

本發明提供一種LDMOS器件，包括第一導電類型的襯底，襯底上形成有STI以定義出有源區，在有源區中采用離子注入工藝形成有間隙阱，位于間隙阱兩側分別形成有第一導電類型的摻雜區和第二導電類型的漂移區；第一導電類型的摻雜區和第二導電類型的漂移區上形成有柵氧化層及其上的多晶硅柵極層，柵氧化層橫跨間隙阱；柵氧化層、多晶硅柵極層的兩側形成有側墻；摻雜區中的側墻一側的位置形成一第二導電類型的重摻雜源端，漂移區側墻的另一側形成有第二導電類型的重摻雜漏端。本發明的器件可支持最高柵壓提升明顯(～0.5V)，提高了器件的可靠性。

技術領域

本發明涉及半導體技術領域，特別是涉及一種LDMOS器件及其制造方法。

背景技術

在高壓功率集成電路中，常采用高壓LDMOS(lateral?double-diffused?MOSFET，橫向雙擴散型場效應晶體管)滿足耐高壓、實現功率控制等方面的要求，常用于射頻功率電路。與晶體管相比，在關鍵的器件特性方面，如增益、線性度、開關性能、散熱性能以及減少級數等方面優勢很明顯。

為了增加擊穿電壓，在有源區和漏區之間有一個漂移區。LDMOS中的漂移區是該類器件設計的關鍵，漂移區的雜質濃度比較低，因此,當LDMOS接高壓時，漂移區由于是高阻，能夠承受更高的電壓。如圖所示LDMOS的柵極擴展到漂移區的STI上面，充當場極板，會弱化漂移區的表面電場，有利于提高擊穿電壓。場極板的作用大小與場極板的長度密切相關。

現有技術的LDMOS，分為N型LDMOS和P型LDMOS，N型LDMOS漂移區為低劑量N型摻雜，P型LDMOS漂移區為低劑量P型摻雜，漂移區內有STI結構，保證形成高阻。常規LDMOS結構簡單，可支持柵壓較低，可靠性較差。

為解決上述問題，需要提出一種新型的LDMOS器件及其制造方法。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種LDMOS器件及其制造方法，用于解決現有技術中規LDMOS結構簡單，可支持柵壓較低，可靠性較差的問題。

為實現上述目的及其他相關目的，本發明提供一種LDMOS器件，包括：

第一導電類型的襯底，所述襯底上形成有STI以定義出有源區，在所述有源區中采用離子注入工藝形成有間隙阱，位于所述間隙阱兩側分別形成有第一導電類型的摻雜區和第二導電類型的漂移區；

所述第一導電類型的摻雜區和所述第二導電類型的漂移區上形成有柵氧化層及其上的多晶硅柵極層，所述柵氧化層橫跨所述間隙阱；

所述柵氧化層、所述多晶硅柵極層的兩側形成有側墻；

所述摻雜區中的所述側墻一側的位置形成一第二導電類型的重摻雜源端，所述漂移區所述側墻的另一側形成有第二導電類型的重摻雜漏端。

優選地，所述襯底包括塊狀半導體襯底或絕緣體上硅(SOI)襯底。

優選地，所述第一、二導電類型分別是p型、n型。

優選地，所述第一、二導電類型分別是n型、p型。

優選地，所述間隙阱的寬度為0.1至3微米。

優選地，所述間隙阱摻雜的離子類型為B，注入能量為5至20KeV，注入離子濃度為50至500E2atm/cm?3。

優選地，所述間隙阱摻雜離子類型為As，注入能量為25至100KeV，注入離子濃度為100至900E1atm/cm?3。

本發明提供一種LDMOS器件的制造方法，包括：

步驟一、提供第一導電類型的襯底，所述襯底上形成有STI以定義出有源區，在所述有源區中采用離子注入工藝形成間隙阱，之后形成位于所述間隙阱兩側的第一導電類型的摻雜區和第二導電類型的漂移區；