[發明專利]LDMOS器件及其制造方法在審
| 申請號： | 202310450879.9 | 申請日： | 2023-04-24 |
| 公開（公告）號： | CN116364761A | 公開（公告）日： | 2023-06-30 |
| 發明（設計）人： | 趙春山;張武志;曹亞民;周維;王艷生 | 申請（專利權）人： | 上海華力集成電路制造有限公司 |
| 主分類號： | H01L29/06 | 分類號： | H01L29/06;H01L29/78;H01L21/336 |
| 代理公司： | 上海浦一知識產權代理有限公司 31211 | 代理人： | 劉昌榮 |
| 地址： | 201203 上海市浦*** | 國省代碼： | 上海;31 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | ldmos 器件 及其 制造 方法 | ||
1.一種LDMOS器件，其特征在于，包括：
第一導電類型的襯底，所述襯底上形成有STI以定義出有源區，在所述有源區中采用離子注入工藝形成有間隙阱，位于所述間隙阱兩側分別形成有第一導電類型的摻雜區和第二導電類型的漂移區；
所述第一導電類型的摻雜區和所述第二導電類型的漂移區上形成有柵氧化層及其上的多晶硅柵極層，所述柵氧化層橫跨所述間隙阱；
所述柵氧化層、所述多晶硅柵極層的兩側形成有側墻；
所述摻雜區中的所述側墻一側的位置形成一第二導電類型的重摻雜源端，所述漂移區所述側墻的另一側形成有第二導電類型的重摻雜漏端。
2.根據權利要求1所述的LDMOS器件，其特征在于：所述襯底包括塊狀半導體襯底或絕緣體上硅(SOI)襯底。
3.根據權利要求1所述的LDMOS器件，其特征在于：所述第一、二導電類型分別是p型、n型。
4.根據權利要求1所述的LDMOS器件，其特征在于：所述第一、二導電類型分別是n型、p型。
5.根據權利要求1所述的LDMOS器件，其特征在于：所述間隙阱的寬度為0.1至3微米。
6.根據權利要求1所述的LDMOS器件，其特征在于：所述間隙阱摻雜的離子類型為B，注入能量為5至20KeV，注入離子濃度為50至500E2atm/cm?3。
7.根據權利要求1所述的LDMOS器件，其特征在于：所述間隙阱摻雜離子類型為As，注入能量為25至100KeV，注入離子濃度為100至900E1atm/cm?3。
8.根據權利要求1至7任一項所述的LDMOS器件的制造方法，其特征在于，包括：
步驟一、提供第一導電類型的襯底，所述襯底上形成有STI以定義出有源區，在所述有源區中采用離子注入工藝形成間隙阱，之后形成位于所述間隙阱兩側的第一導電類型的摻雜區和第二導電類型的漂移區；
步驟二、在所述第一導電類型的摻雜區和所述第二導電類型的漂移區上形成柵氧化層及其上的多晶硅柵極層，所述柵氧化層橫跨所述間隙阱；
步驟三、在所述柵氧化層、所述多晶硅柵極層的兩側形成側墻；
步驟四、在所述摻雜區中的所述側墻一側的位置形成第二導電類型的重摻雜源端，在所述漂移區所述側墻的另一側形成第二導電類型的重摻雜漏端。
9.根據權利要求1所述的LDMOS器件的制造方法，其特征在于：步驟一中的所述襯底包括塊狀半導體襯底或絕緣體上硅(SOI)襯底。
10.根據權利要求1所述的LDMOS器件的制造方法，其特征在于：步驟一中的所述第一、二導電類型分別是p型、n型。
11.根據權利要求1所述的LDMOS器件的制造方法，其特征在于：步驟一中的所述第一、二導電類型分別是n型、p型。
12.根據權利要求1所述的LDMOS器件的制造方法，其特征在于：步驟一中的所述間隙阱的寬度為0.1至3微米。
13.根據權利要求1所述的LDMOS器件的制造方法，其特征在于：步驟一中的所述間隙阱摻雜的離子類型為B，注入能量為5至20KeV，注入離子濃度為50至500E2atm/cm?3。
14.根據權利要求1所述的LDMOS器件的制造方法，其特征在于：步驟一中的所述間隙阱摻雜離子類型為As，注入能量為25至100KeV，注入離子濃度為100至900E1atm/cm?3。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于上海華力集成電路制造有限公司，未經上海華力集成電路制造有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202310450879.9/1.html，轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
