[發明專利]一種芯片封裝設計的方法

在審

• 申請號: 202310439986.1
• 申請日: 2023-04-23
• 公開（公告）號: CN116484800A
• 公開（公告）日: 2023-07-25
• 發明（設計）人: 劉伊力;吳聲譽;任建輝;王戰義;夏明湖
• 申請（專利權）人: 上海弘快科技有限公司
• 主分類號: G06F30/398
• 分類號: G06F30/398;G06F30/392;G06F30/394;G06F113/18
• 代理公司: 溫州海騰專利商標代理事務所(普通合伙) 33526
• 代理人: 徐顯暑

本發明公開了一種芯片封裝設計的方法，包括以下步驟：一：利用標準編程語言開發的封裝設計程序，焊盤生成子程序，SIP導入生成子程序；二：封裝設計程序，焊盤生成子程序，SIP導入生成子程序；三：在計算機上創建RedPAD焊盤數據；四：在封裝設計程序中設定封裝設計參數以及生成邊界框；五：通過執行SIP導入生成子程序實現excel參數的導入功能，達到在邊界框內將芯片上的pad所對應的網絡關聯到相應Package封裝的引腳上；六：通過封裝設計程序RedPKG的細節化設計，如封裝布線交互、層疊方案設置、添加鍵合線連接、鋪銅、封裝規則檢查、設計文件保存等步驟后完成最終的產品設計。

技術領域

本發明涉及封裝方法領域，具體是一種芯片封裝設計的方法。

背景技術

封裝（packaging，PKG）：是指即利用膜技術及微細連接技術，將半導體元器件及其他構成要素在框架或基板上布置、固定及連接，引出接線端子，并通過塑性絕緣介質、陶瓷介質、金屬介質灌封固定，構成整體主體結構的工藝。隨著芯片制造工藝的迭代，集成電路封裝技術朝著微型化高集成度的方向發展。例如Intel主導的2.5D封裝技術，使得多個IC芯片（die裸片）可以垂直堆疊在2.5D封裝件（中介層）同時內嵌，獲得更高的集成度和制造良率，但是需要封裝工藝配合橋接芯片，技術門檻和復雜度進一步提高。

SIP(System?in?Package)：是指在一個封裝體中集成一個方法。這個方法需要封裝多個芯片并能夠獨立完成特定的任務，如集成了CPU、DRAM、Flash等多個IC芯片的SIP方法級封裝。相比于傳統的封裝技術，SIP更小型化，高密度，功耗更是減少了40%。

die(晶圓)裸片：晶圓是設計集成電路的載體，我們設計的模擬電路或數字電路，最終都要在晶圓上實現。通常也指的是未封裝之前的裸芯片，一個晶圓上可以切割出上千顆die。

鍵合線：半導體封裝用的核心材料，是連接引腳和硅片、傳達電信號的零件，半導體生產中不可或缺的核心材料。?只有1/4忽米直徑的超絲線，生產鍵合線需要高強度超精密和耐高溫的技術能力。

打線（Wire?Bonding）：引線鍵合,是指使用金屬絲(金線、鋁線等),利用熱壓或超聲能源,完成微電子器件中電路內部互連接線,即芯片與電路之間的連接，目前WireBonding仍是Package和SIP組裝的主導方案。

隨著技術發展，目前國際最前沿的“3D”封裝、先進封裝Chiplet（芯粒）技術的制造工藝更是讓芯片設計軟件難以企及。

發明內容

本發明的目的在于提供一種芯片封裝設計的方法，以解決上述背景技術中提出的問題，其可以在SIP方法級封裝下，解決了目前高端國產芯片設計軟件缺失的問題，能夠完成高端芯片的設計，包括從前期規劃芯片即die裸片上的焊盤布局、連接到封裝設計、多種層疊方案的規則檢查到最終高端芯片定型生產這一完整的體系。

為實現上述目的，本發明提供如下技術方案：一種芯片封裝設計的方法，其特征在于：包括以下步驟：

步驟一：利用標準編程語言開發封裝設計程序RedPKG，焊盤生成子程序RedPAD，SIP導入生成子程序；

步驟二：利用上述步驟開發的封裝設計程序RedPKG，焊盤生成子程序RedPAD，SIP導入生成子程序；所述封裝設計程序RedPKG主要實現對電子芯片封裝設計軟件工作區域內進行封裝符號的創建、添加、編輯和保存；所述焊盤生成子程序RedPAD主要實現對電子芯片封裝設計軟件所需的焊盤進行創建、添加、編輯和保存；所述SIP導入生成子程序主要實現電子芯片封裝設計軟件工作區域內按照事前設定的參數生成預設的Package封裝；

步驟三：在焊盤生成子程序RedPAD上創建焊盤數據；

步驟四：在封裝設計程序RedPKG上設定封裝設計參數以及生成邊界框；