[發明專利]一種芯片封裝設計的方法

在審

• 申請號: 202310439986.1
• 申請日: 2023-04-23
• 公開（公告）號: CN116484800A
• 公開（公告）日: 2023-07-25
• 發明（設計）人: 劉伊力;吳聲譽;任建輝;王戰義;夏明湖
• 申請（專利權）人: 上海弘快科技有限公司
• 主分類號: G06F30/398
• 分類號: G06F30/398;G06F30/392;G06F30/394;G06F113/18
• 代理公司: 溫州海騰專利商標代理事務所(普通合伙) 33526
• 代理人: 徐顯暑

1.一種芯片封裝設計的方法，其特征在于：包括以下步驟：

步驟一：利用標準編程語言開發封裝設計程序RedPKG，焊盤生成子程序RedPAD，SIP導入生成子程序；

步驟二：利用上述步驟開發的封裝設計程序RedPKG，焊盤生成子程序RedPAD，SIP導入生成子程序；所述封裝設計程序RedPKG主要實現對電子芯片封裝設計軟件工作區域內進行封裝符號的創建、添加、編輯和保存；所述焊盤生成子程序RedPAD主要實現對電子芯片封裝設計軟件所需的焊盤進行創建、添加、編輯和保存；所述SIP導入生成子程序主要實現電子芯片封裝設計軟件工作區域內按照事前設定的參數生成預設的Package封裝；

步驟三：在焊盤生成子程序RedPAD上創建焊盤數據；

步驟四：在封裝設計程序RedPKG上設定封裝設計參數以及生成邊界框；

步驟五：執行SIP導入生成子程序實現excel參數的導入功能，在邊界框內將芯片上的pad所對應的網絡關聯到相應Package封裝的引腳上；

步驟六：完成封裝網絡關系的處理：當SIP導入后，封裝的基板和芯片即die裸片上的焊盤會生成大量的飛線，即相關網絡關系的指示線，需要設計人員進一步操作例如布線、鋪銅、連接鍵合線將有對應網絡關系的實體連到一起，經過簡單旋轉、移動就能實現封裝快速網絡關系處理；

步驟七：調整層疊，布線及鍵合線連接：根據Die裸片的數量與所添加的封裝、疊Die裸片方式確定基板的物理層疊結構，例如有多Die裸片腔體的情況下，可以增加層疊數，布線指的是操作封裝布線交互功命令，使用鼠標點擊焊盤可從上拖曳出一條電氣網絡屬性的線段，再點擊其他擁有相同網絡屬性的焊盤，即可完成相同網絡的電氣連接；鍵合線連接指的是使用金屬絲進行引線鍵合，金屬絲可選取金線、鋁線等金屬材料,利用熱壓或超聲能源,完成微電子器件中固態電路內部互連接線的連接,即芯片與電路或引線框架之間的連接；

步驟八：保存封裝文件：當芯片封裝初步設計完成后，執行保存命令就可將這個文件保存到指定的路徑下；

步驟九：設置規則檢查：包括布線約束，布局約束，電氣規則，例如檢查短路、檢查單節點網絡、檢查網絡是否有驅動信號、檢查管腳連接是否有沖突，物理的線寬，線距和高度，以及Bonding?線規則；若出現規則檢查出現問題則回到步驟七重新開始，若通過規則檢查，通過封裝設計程序RedPKG生成符合行業規范的生產加工文件、數據交換文件，如Gerber、ODB++、鉆孔表、PDF文件后完成產品設計、文件歸檔。

2.根據權利要求1所述的一種芯片封裝設計的方法，其特征在于：

所述封裝設計程序RedPKG通過C++語言編寫，所述焊盤生成子程序RedPAD通過C++語言編寫，所述SIP導入生成子程序通過C++語言編寫。

3.根據權利要求1所述的一種芯片封裝設計的方法，其特征在于：步驟三中的所述焊盤數據包括焊盤形狀和大小。

4.根據權利要求1所述的一種芯片封裝設計的方法，其特征在于：步驟四中所述設定封裝設計參數包括封裝的設計單位，封裝內焊盤放置位置，所有焊盤的X、Y軸坐標、所有焊盤間X、Y軸的間距、以及每個焊盤的名字，所述生成邊界框是指設定封裝長和寬的數值。

5.根據權利要求1所述的一種芯片封裝設計的方法，其特征在于：所述SIP導入生成子程序，根據上述步驟三設置的焊盤數據，以及上述步驟四設定封裝設計參數以及生成邊界框，根據相關網絡飛線的算法、公式生成預設的Package封裝。

6.根據權利要求1所述的一種芯片封裝設計的方法，其特征在于：所述封裝設計程序RedPKG主菜單欄添加封裝布線交互功能菜單，連線時，執行封裝布線交互功命令，通過鼠標點擊焊盤拖曳出一條電氣網絡屬性的線段，再點擊其他擁有相同網絡屬性的焊盤，即可完成相同網絡的電氣連接。

7.根據權利要求1所述的一種芯片封裝設計的方法，其特征在于：所述封裝設計程序RedPKG主菜單欄添加層疊設置功能菜單，設置層疊時，可以支持多導體層、介質層、平面層、裸片層等。可以讓用戶自定義來適應多級腔體和芯片堆疊。