[發明專利]封裝結構制備方法

在審

• 申請號: 202310406851.5
• 申請日: 2023-04-17
• 公開（公告）號: CN116435256A
• 公開（公告）日: 2023-07-14
• 發明（設計）人: 陳彥亨;林正忠
• 申請（專利權）人: 盛合晶微半導體（江陰）有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 上海正策律師事務所 31271
• 代理人: 吳磊

本發明提供了一種封裝結構制備方法。該封裝結構制備方法包括：提供基底；在基底的正面上布置多個間隔開的硅通孔中介層；在布置有硅通孔中介層的基底上形成第一介質層以填充硅通孔中介層之間的間隙；以及在硅通孔中介層上布置芯片，使得硅通孔中介層與芯片電連接，并且使得每個芯片均完全處在單個硅通孔中介層上，并且在任意相鄰的至少兩個硅通孔中介層上架設橋接芯片使得橋接芯片與至少兩個硅通孔中介層電連接。在本發明中，實現了采用數個小面積的硅通孔中介層以及橋接芯片來拼成大尺寸的硅通孔中介層。

技術領域

本發明涉及半導體封裝領域，具體涉及一種封裝結構制備方法。

背景技術

目前，先進封裝技術單位面積下的輸入輸出I/O越來越密集，封裝尺寸(例如，2.5D封裝)越來越大。為了要縮小集成電路的面積，一種方法就是在載板上增加一層硅中介層(Si?interposer，由半導體芯片工藝制造而成，也可以稱為硅通孔中介層(TSVInterposer))，芯片依然通過覆晶方式正面(功能面)朝下連接在這個中介層上。硅中介層就充當了裸片(die)實現裸片-裸片(die-die)的互連以及裸片-基板(die-substrate)的互連。由于這個硅中介層是直接由半導體芯片工藝制造，例如65nm，其布線密度就可以非常細(例如，10um以下)，裸片與裸片之間也可以堆疊得更緊密。

然而，這種封裝對硅中介層的尺寸有嚴格要求，即硅中介層的面積一定要大于其上面2個甚至多個裸片的尺寸之和。所以，未來超大尺寸的2.5D封裝將面臨良率難以控制成本過高的挑戰。具體地，以12寸的晶原為例，如果硅通孔中介層的尺寸到達60mm*60mm和80mm*80mm，在12寸300mm*300mm的晶圓下產出，硅通孔中介層就只能產出幾顆。由此，制程良率會是一個很大挑戰。

發明內容

本發明所要解決的技術問題是針對現有技術中存在上述缺陷，提供一種能夠有效防止制程良率下降的基于硅通孔中介層的封裝結構制備方法以及由此制造的裝結構。

為實現上述目的，本發明提供一種封裝結構制備方法，包括：

提供基底；

在基底的正面上布置多個間隔開的硅通孔中介層；

在布置有硅通孔中介層的基底上形成第一介質層以填充硅通孔中介層之間的間隙；以及

在硅通孔中介層上布置芯片，使得硅通孔中介層與芯片電連接，并且使得每個芯片均完全處在單個硅通孔中介層上，并且在任意相鄰的至少兩個硅通孔中介層上架設橋接芯片使得橋接芯片與至少兩個硅通孔中介層電連接。

優選地，多個硅通孔中介層內形成的芯片結構僅僅包括無源芯片結構，或者僅僅包括有源芯片結構，或者同時包括有源芯片結構和無源芯片結構。

優選地，所述封裝結構制備方法進一步包括：形成第二介質層以填充芯片和橋接芯片布置后留下的間隙。

優選地，所述封裝結構制備方法進一步包括：在基底上覆蓋散熱板。

優選地，散熱板與基底之間具有中間層，散熱板與芯片和橋接芯片之間具有墊層。

優選地，所述封裝結構制備方法進一步包括：在基底的反面制造電連接結構。

優選地，電連接結構包括嵌入基底的反面的連接塊以及布置在連接塊上的凸塊。

在本發明中，實現了采用數個小面積的硅通孔中介層以及橋接芯片來拼成大尺寸的硅通孔中介層；而且由于制造的是小面積的硅通孔中介層，從而可以有效的控制良率降低制程成本；并且，在硅通孔中介層正面進行芯片拼接的工藝簡單，制造成本相對較低。

附圖說明

結合附圖，并通過參考下面的詳細描述，將會更容易地對本發明有更完整的理解并且更容易地理解其伴隨的優點和特征，其中：