[發(fā)明專利]封裝結(jié)構(gòu)制備方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202310406851.5
• 申請(qǐng)日: 2023-04-17
• 公開(kāi)（公告）號(hào): CN116435256A
• 公開(kāi)（公告）日: 2023-07-14
• 發(fā)明（設(shè)計(jì)）人: 陳彥亨;林正忠
• 申請(qǐng)（專利權(quán)）人: 盛合晶微半導(dǎo)體（江陰）有限公司
• 主分類號(hào): H01L21/768
• 分類號(hào): H01L21/768
• 代理公司: 上海正策律師事務(wù)所 31271
• 代理人: 吳磊

1.一種封裝結(jié)構(gòu)制備方法，其特征在于包括：

提供基底；

在基底的正面上布置多個(gè)間隔開(kāi)的硅通孔中介層；

在布置有硅通孔中介層的基底上形成第一介質(zhì)層以填充硅通孔中介層之間的間隙；以及

在硅通孔中介層上布置芯片，使得硅通孔中介層與芯片電連接，并且使得每個(gè)芯片均完全處在單個(gè)硅通孔中介層上，并且在任意相鄰的至少兩個(gè)硅通孔中介層上架設(shè)橋接芯片使得橋接芯片與至少兩個(gè)硅通孔中介層電連接。

2.根據(jù)權(quán)利要求1所述的封裝結(jié)構(gòu)制備方法，其特征在于，多個(gè)硅通孔中介層內(nèi)形成的芯片結(jié)構(gòu)僅僅包括無(wú)源芯片結(jié)構(gòu)，或者僅僅包括有源芯片結(jié)構(gòu)，或者同時(shí)包括有源芯片結(jié)構(gòu)和無(wú)源芯片結(jié)構(gòu)。

3.根據(jù)權(quán)利要求1或2所述的封裝結(jié)構(gòu)制備方法，其特征在于進(jìn)一步包括：形成第二介質(zhì)層以填充芯片和橋接芯片布置后留下的間隙。

4.根據(jù)權(quán)利要求1或2所述的封裝結(jié)構(gòu)制備方法，其特征在于進(jìn)一步包括：在基底上覆蓋散熱板。

5.根據(jù)權(quán)利要求4所述的封裝結(jié)構(gòu)制備方法，其特征在于，散熱板與基底之間具有中間層，散熱板與芯片和橋接芯片之間具有墊層。

6.根據(jù)權(quán)利要求1或2所述的封裝結(jié)構(gòu)制備方法，其特征在于，進(jìn)一步包括：在基底的反面制造電連接結(jié)構(gòu)。

7.根據(jù)權(quán)利要求6所述的封裝結(jié)構(gòu)制備方法，其特征在于，電連接結(jié)構(gòu)包括嵌入基底的反面的連接塊以及布置在連接塊上的凸塊。