[發(fā)明專利]芯片封裝結(jié)構(gòu)、電子設(shè)備和制備方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202310397337.X
• 申請(qǐng)日: 2023-04-14
• 公開(kāi)（公告）號(hào): CN116344464A
• 公開(kāi)（公告）日: 2023-06-27
• 發(fā)明（設(shè)計(jì)）人: 張國(guó)藝
• 申請(qǐng)（專利權(quán)）人: 維沃移動(dòng)通信有限公司
• 主分類號(hào): H01L23/31
• 分類號(hào): H01L23/31;H01L23/48;H01L23/485;H01L21/56;H01L23/488;H01L21/60
• 代理公司: 北京銀龍知識(shí)產(chǎn)權(quán)代理有限公司 11243
• 代理人: 湯明明

本申請(qǐng)公開(kāi)了一種芯片封裝結(jié)構(gòu)、電子設(shè)備和制備方法，封裝結(jié)構(gòu)，包括：第一重布線層、芯片晶片、第二重布線層和封裝層，所述第一重布線層和所述第二重布線層之間電連接，所述封裝層夾設(shè)于所述第一重布線層和所述第二重布線層之間，至少兩個(gè)層疊設(shè)置的所述芯片晶片嵌設(shè)于所述封裝層內(nèi)，任意相鄰兩個(gè)所述芯片晶片之間電連接，且任一所述芯片晶片與所述第一重布線層和所述第二重布線層中的至少一者電連接。這樣，可以使得芯片封裝結(jié)構(gòu)的體積較小。

技術(shù)領(lǐng)域

本申請(qǐng)屬于電子技術(shù)領(lǐng)域，具體涉及一種芯片封裝結(jié)構(gòu)、電子設(shè)備和制備方法。

背景技術(shù)

隨著電子技術(shù)的不斷發(fā)展，電子設(shè)備中可以實(shí)現(xiàn)的功能越來(lái)越多，因而導(dǎo)致電子設(shè)備的芯片封裝結(jié)構(gòu)上設(shè)置的器件的數(shù)量和種類也越來(lái)越多，從而導(dǎo)致在芯片封裝結(jié)構(gòu)占據(jù)的空間也越來(lái)越大，因而導(dǎo)致芯片封裝結(jié)構(gòu)的體積也越來(lái)越大，現(xiàn)有技術(shù)中的芯片封裝結(jié)構(gòu)如圖1A所示，即當(dāng)前的芯片封裝結(jié)構(gòu)采用多個(gè)芯片晶片與基板進(jìn)行堆疊，且通過(guò)錫球?qū)⑿酒冈诨迳希梢?jiàn)，當(dāng)前芯片封裝結(jié)構(gòu)的體積較大。

發(fā)明內(nèi)容

本申請(qǐng)旨在提供一種芯片封裝結(jié)構(gòu)、電子設(shè)備和制備方法，至少解決芯片封裝結(jié)構(gòu)的體積較大的問(wèn)題。

為了解決上述技術(shù)問(wèn)題，本申請(qǐng)是這樣實(shí)現(xiàn)的：

第一方面，本申請(qǐng)實(shí)施例提出了一種芯片封裝結(jié)構(gòu)，包括：第一重布線層、芯片晶片、第二重布線層和封裝層，所述第一重布線層和所述第二重布線層之間電連接，所述封裝層夾設(shè)于所述第一重布線層和所述第二重布線層之間，至少兩個(gè)層疊設(shè)置的所述芯片晶片嵌設(shè)于所述封裝層內(nèi)，任意相鄰兩個(gè)所述芯片晶片之間電連接，且任一所述芯片晶片與所述第一重布線層和所述第二重布線層中的至少一者電連接。

第二方面，本申請(qǐng)實(shí)施例提出了一種電子設(shè)備，包括上述的芯片封裝結(jié)構(gòu)。

第三方面，本申請(qǐng)實(shí)施例提出了一種芯片封裝結(jié)構(gòu)制備方法，包括：

在載板上涂覆第一薄膜層，并在所述第一薄膜層上形成第一重布線層；

在所述第一重布線層遠(yuǎn)離所述載板的一側(cè)設(shè)置至少兩個(gè)依次層疊的芯片晶片，任意相鄰兩個(gè)芯片晶片之間通過(guò)第一導(dǎo)電連接件電連接；

在所述至少兩個(gè)芯片晶片上填充封裝層，以封裝所述至少兩個(gè)芯片晶片；

在所述封裝層遠(yuǎn)離所述第一重布線層的一側(cè)形成第二重布線層。

本申請(qǐng)實(shí)施例中，芯片封裝結(jié)構(gòu)包括第一重布線層和第二重布線層，即采用第一重布線層和第二重布線層可以代替基板的作用，而第一重布線層和第二重布線層比基板的厚度更薄，因而可以減少占用的空間，進(jìn)而減小芯片封裝結(jié)構(gòu)的體積；同時(shí)，由于芯片封裝結(jié)構(gòu)包括至少兩個(gè)層疊設(shè)置的芯片晶片，這樣，與圖1A中當(dāng)前采用多個(gè)芯片晶片與基板進(jìn)行堆疊，且通過(guò)錫球?qū)⑿酒冈诨迳系姆庋b方式相比，可以縮小任意相鄰兩個(gè)芯片晶片之間的間距，從而可以進(jìn)一步減少占用的空間，進(jìn)一步減小芯片封裝結(jié)構(gòu)的體積。

本申請(qǐng)的附加方面和優(yōu)點(diǎn)將在下面的描述中部分給出，部分將從下面的描述中變得明顯，或通過(guò)本申請(qǐng)的實(shí)踐了解到。

附圖說(shuō)明

本申請(qǐng)的上述和/或附加的方面和優(yōu)點(diǎn)從結(jié)合下面附圖對(duì)實(shí)施例的描述中將變得明顯和容易理解，其中：

圖1A是現(xiàn)有技術(shù)中的一種芯片封裝結(jié)構(gòu)的結(jié)構(gòu)示意圖；

圖1B是本申請(qǐng)實(shí)施例提供的一種芯片封裝結(jié)構(gòu)的結(jié)構(gòu)示意圖；

圖2是本申請(qǐng)實(shí)施例提供的另一種芯片封裝結(jié)構(gòu)的結(jié)構(gòu)示意圖；

圖3是本申請(qǐng)實(shí)施例提供的一種芯片封裝結(jié)構(gòu)中的支撐件的結(jié)構(gòu)示意圖；

圖4是本申請(qǐng)實(shí)施例提供的一種芯片封裝結(jié)構(gòu)中的第二重布線層的結(jié)構(gòu)示意圖之一；