[發(fā)明專利]芯片封裝結(jié)構(gòu)、電子設備和制備方法

在審

• 申請?zhí)枺?/td>: 202310397337.X
• 申請日: 2023-04-14
• 公開（公告）號: CN116344464A
• 公開（公告）日: 2023-06-27
• 發(fā)明（設計）人: 張國藝
• 申請（專利權(quán)）人: 維沃移動通信有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/48;H01L23/485;H01L21/56;H01L23/488;H01L21/60
• 代理公司: 北京銀龍知識產(chǎn)權(quán)代理有限公司 11243
• 代理人: 湯明明

1.一種芯片封裝結(jié)構(gòu)，其特征在于，包括：第一重布線層、芯片晶片、第二重布線層和封裝層，所述第一重布線層和所述第二重布線層之間電連接，所述封裝層夾設于所述第一重布線層和所述第二重布線層之間，至少兩個層疊設置的所述芯片晶片嵌設于所述封裝層內(nèi)，任意相鄰兩個所述芯片晶片之間電連接，且任一所述芯片晶片與所述第一重布線層和所述第二重布線層中的至少一者電連接。

2.根據(jù)權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，所述芯片晶片包括相背設置的第一表面和第二表面，所述第一表面和/或所述第二表面設置有第一導電連接件，任意相鄰兩個所述芯片晶片之間通過所述第一導電連接件電連接。

3.根據(jù)權(quán)利要求2所述的芯片封裝結(jié)構(gòu)，其特征在于，所述芯片晶片上開設有連通所述第一表面和所述第二表面的通孔，所述通孔內(nèi)填充有第二導電連接件，所述第一表面和所述第二表面通過所述第二導電連接件電連接。

4.根據(jù)權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，所述芯片封裝結(jié)構(gòu)還包括支撐件，所述支撐件嵌設于所述封裝層內(nèi)。

5.根據(jù)權(quán)利要求4所述的芯片封裝結(jié)構(gòu)，其特征在于，所述支撐件包括第一支撐件，所述第一支撐件分別與所述第一重布線層和所述第二重布線層抵接，且所述第一重布線層和所述第二重布線層通過所述第一支撐件電連接。

6.根據(jù)權(quán)利要求5所述的芯片封裝結(jié)構(gòu)，其特征在于，所述第一支撐件包括依次連接的多個支撐柱，相鄰的所述支撐柱連接處設置有強化梁，且所述強化梁垂直于所述支撐柱設置。

7.根據(jù)權(quán)利要求6所述的芯片封裝結(jié)構(gòu)，其特征在于，所述強化梁的數(shù)量為多個，且所述多個強化梁包括第一強化梁和第二強化梁，所述第一強化梁在所述第一重布線層上的第一垂直投影，與所述第二強化梁在所述第一重布線層上的第二垂直投影交錯設置。

8.根據(jù)權(quán)利要求5所述的芯片封裝結(jié)構(gòu)，其特征在于，所述第一支撐件內(nèi)穿設有連接線，所述第一重布線層和所述第二重布線層通過所述連接線電連接。

9.根據(jù)權(quán)利要求4所述的芯片封裝結(jié)構(gòu)，其特征在于，所述支撐件包括第二支撐件，所述第二支撐件位于所述第一重布線層和所述第二重布線層之間，且所述第二支撐件的第一端與所述第一重布線層抵接，所述第二支撐件的第二端與所述至少兩個芯片晶片中的一個芯片晶片抵接。

10.根據(jù)權(quán)利要求1至9中任一項所述的芯片封裝結(jié)構(gòu)，其特征在于，所述第一重布線層和所述第二重布線層中至少一者上設置有焊接件。

11.根據(jù)權(quán)利要求1至9中任一項所述的芯片封裝結(jié)構(gòu)，其特征在于，所述第一重布線層為多層，且所述多層第一重布線層依次層疊設置，和/或，所述第二重布線層為多層，且所述多層第二重布線層依次層疊設置。

12.一種電子設備，其特征在于，包括權(quán)利要求1至11中任一項所述的芯片封裝結(jié)構(gòu)。

13.一種芯片封裝結(jié)構(gòu)的制備方法，其特征在于，包括：

在載板上涂覆第一薄膜層，并在所述第一薄膜層上形成第一重布線層；

在所述第一重布線層遠離所述載板的一側(cè)設置至少兩個依次層疊的芯片晶片，任意相鄰兩個芯片晶片之間通過第一導電連接件電連接；

在所述至少兩個芯片晶片上填充封裝層，以封裝所述至少兩個芯片晶片；

在所述封裝層遠離所述第一重布線層的一側(cè)形成第二重布線層。