[發明專利]一種基于FPGA的高效數據轉發方法

在審

• 申請號: 202310302025.6
• 申請日: 2023-03-27
• 公開（公告）號: CN116303172A
• 公開（公告）日: 2023-06-23
• 發明（設計）人: 郭世近;孫海飚;楊俊;謝洪波
• 申請（專利權）人: 陜西歐瑞克電子科技有限公司
• 主分類號: G06F13/28
• 分類號: G06F13/28;G06F15/78
• 代理公司: 西安邦易知識產權代理事務所(普通合伙) 61307
• 代理人: 馬騰飛

1.一種基于FPGA的高效數據轉發方法，其特征在于：包括，

步驟S1、將該裝置進行通電，進一步的軟核開始配置DMA控制器和各協議處理單元；

步驟S2、等待軟核數據中斷，進一步的進行檢測，當檢測到幀頭或者包頭時觸發aurora中斷，當軟核收到中斷時流程進一步轉移到步驟S3；

步驟S3、檢測接收數據是否是幀頭，是則跳到步驟S5，不是則跳到步驟S4；

步驟S4、檢測接收數據是否是當前幀最后一包，是最后一包則將內存指針切換至幀頭接收緩沖區準備接收下一幀幀頭數據，且將當前重組數據包按照要求發送出去；不是最后一包包頭則將內存指針切換至數據接收緩沖區準備接收下一包數據，且將當前重組數據包按照要求發送出去，結束跳至步驟S2；

步驟S5、提取波形碼、分發ID包數據量關鍵信息，等待上次數據傳輸完成；檢測波形碼是否異常，有異常則將內存指針切換至幀頭接收緩沖區準備重新接收幀頭，且丟掉當前接收的幀頭數據，然后跳至步驟S2；無異常則重新配置子模塊參數，將內存指針切換至數據接收緩沖區準備接收數據包，跳至步驟S2；

步驟S6、檢測完成后，對軟核配置數據包進行檢測，確認無誤后進行接收，完成當前數據傳輸。

2.根據權利要求1所述的一種基于FPGA的高效數據轉發方法，其特征在于：包括FPGA預處理模塊，FPGA預處理模塊上配置有多個協議處理單元、DMA控制器以及脈沖壓縮單元，各協議處理單元用于從其對應的配置在FPGA上的接口接收其他設備發送來的數據，并通過DMA控制器與配置在FPGA預處理模塊上的存儲器及所述脈沖壓縮單元進行數據交互，各所述協議處理單元、所述脈沖壓縮單元及所述DMA控制器均設置有對其進行參數配置的參數配置寄存器組；

處理器軟核，通過AXI高速總線與FPGA預處理模塊的各所述參數配置寄存器組相連，所述處理器軟核包括：數據存儲重構單元，用于對FPGA預處理模塊的DMA控制器及脈沖壓縮單元的參數配置，從而完成對接收的數據進行脈壓及分發處理，形成數據包；

數據轉發單元，用于對各所述協議處理單元進行參數配置，從而完成不同數據包向各數據處理器的轉發，實現FPGA與各個處理器、接口的之間數據接收與分發。

3.根據權利要求1所述的一種基于FPGA的高效數據轉發方法，其特征在于：協議處理單元包括SRIO協議處理單元，ARUORA協議處理單元，SRIO協議處理單元用于控制FPGA與外部的記錄儀光纖、各雷達數據處理器之間的數據交互，ARUORA協議處理單元用于控制FPGA與外部的AD光纖之間的數據交互，各協議處理單元及脈沖壓縮單元的參數配置寄存器組與所述處理器軟核通過第一AXI總線交換機進行通信。

4.根據權利要求1所述的一種基于FPGA的高效數據轉發方法，其特征在于：DMA控制器包括多個，各所述DMA控制器與所述處理器軟核通過第二AXI總線交換機進行通信，DMA(DirectMemoryAccess)控制器是一種在系統內部轉移數據的獨特外設，可以將其視為一種能夠通過一組專用總線將內部和外部存儲器與每個具有DMA能力的外設連接起來的控制器。

5.根據權利要求1所述的一種基于FPGA的高效數據轉發方法，其特征在于：處理器軟核包括microblaze軟核，處理器軟核通過MemoryMap方式為各協議處理單元、DMA控制器以及脈沖壓縮單元劃分地址空間，通過AXI總線配置各參數配置寄存器組，在FPGA中使用軟核處理器比硬核的優勢在于，硬核實現沒有靈活性，通常無法使用最新的技術，隨著系統日益先進，基于標準處理器的方案會被淘汰，而基于NiosII處理器的方案是基于HDL源碼構建的，能夠修改以滿足新的系統需求，避免了被淘汰的命運，將處理器實現為HDL的IP核，開發者能夠完全定制CPU和外設，獲得恰好滿足需求的處理器，網絡處理器簡稱NP，根據國際網絡處理器會議的定義：網絡處理器是一種可編程器件，它特定的應用于通信領域的各種任務，比如包處理、協議分析、路由查找、聲音/數據的匯聚、防火墻等，網絡協議處理器使用的協議多為TCP/IP協議，TCP/IP協議歷來是處理網絡上數據傳輸的通用語言，IP協議是TCP/IP協議族中最核心的協議。

6.根據權利要求1所述的一種基于FPGA的高效數據轉發方法，其特征在于：FPGA預處理模塊還包括DDR控制器，FPGA通過DDR控制器與外界DDR3存儲器連接，處理器軟核與DMA控制器均能通過第二AXI總線訪問DDR3內存，雙倍數據率同步動態隨機存取存儲器為具有雙倍數據傳輸率的SDRAM，其數據傳輸速度為系統時鐘頻率的兩倍，由于速度增加，其傳輸性能優于傳統的SDRAM。