[發明專利]半導體器件及其形成方法

在審

• 申請號: 202310254963.3
• 申請日: 2023-03-09
• 公開（公告）號: CN116364551A
• 公開（公告）日: 2023-06-30
• 發明（設計）人: 陳益群;宣傳進;鄧維平;林澤佑;施云生
• 申請（專利權）人: 寧波群芯微電子股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/06;H01L29/78
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 張英英

一種半導體器件及其形成方法，所述方法包括：提供半導體襯底，所述半導體襯底包含元胞區和終端區，且所述終端區環繞所述元胞區，所述半導體襯底具有第一導電類型；在所述終端區的半導體襯底內形成多個柱體組，所述柱體組中的柱體具有第二導電類型，與所述半導體襯底形成超結結構；其中，每個柱體組內的各個柱體之間的間距相等，每兩個相鄰的柱體組之間的間距沿著遠離所述元胞區的方向逐漸增大。本發明可以在保持終端區的柱體占用芯片面積的基礎上提高器件耐壓性能，還可以在減少終端區的柱體占用芯片面積的基礎上保持器件耐壓性能，還可以降低柱體形成工藝的工藝復雜性，提高形成工藝的穩定性和可控性。

技術領域

本發明涉及半導體制造技術領域，特別涉及一種半導體器件及其形成方法。

背景技術

超結(Super?junction，SJ)場效應晶體管是一種新型的場效應晶體管(MetalOxide?Semiconductor?Field?Effect?Transistor，MOSFET)器件，超結MOSFET器件不同于傳統MOSFET器件，其漂移區由N型和P型交替的縱向柱所構成，在耐壓時，N柱(N-pillar)和P柱(P-pillar)的相互耗盡形成電荷補償效應，通過引入橫向電場，使得縱向電場在漂移區的分布盡量均勻平緩來提高擊穿電壓，超結結構由于漂移區高的摻雜濃度，常規的終端結構已不再滿足要求，需要提出相匹配的超結終端結構。

在現有的形成方案中，終端區的超結結構是和元胞區的超結結構的相兼容的，即在進行元胞區超結制備的同時，在終端區通過適當的掩膜版設計刻蝕形成超結結構，從而可以將元胞區的電力線過渡到終端邊緣，避免電場集中，從而實現耐壓。

然而在現有的半導體器件中，終端區的超結結構的P柱數量較多、占用芯片面積較大，難以在保持器件耐壓性能的同時滿足縮小器件尺寸的需求。

發明內容

本發明解決的技術問題是提供一種半導體器件及其形成方法，可以在保持終端區的柱體占用芯片面積的基礎上提高器件耐壓性能，還可以在減少終端區的柱體占用芯片面積的基礎上保持器件耐壓性能，還可以降低柱體形成工藝的工藝復雜性，提高形成工藝的穩定性和可控性。

為解決上述技術問題，本發明實施例提供一種半導體器件的形成方法，包括：提供半導體襯底，所述半導體襯底包含元胞區和終端區，且所述終端區環繞所述元胞區，所述半導體襯底具有第一導電類型；在所述終端區的半導體襯底內形成多個柱體組，所述柱體組中的柱體具有第二導電類型，與所述半導體襯底形成超結結構；其中，每個柱體組內的各個柱體之間的間距相等，每兩個相鄰的柱體組之間的間距沿著遠離所述元胞區的方向逐漸增大。

可選的，靠近所述元胞區的預設數量個柱體組內包含的柱體數量相等，且大于遠離所述元胞區的剩余柱體組內包含的柱體數量。

可選的，遠離所述元胞區的剩余柱體組內包含的柱體數量不完全一致，且所述剩余柱體組中每兩個相鄰的柱體組內的柱體數量沿著遠離所述元胞區的方向減小或保持一致。

可選的，所述元胞區的半導體襯底內形成有多個均勻分布的元胞區柱體；靠近所述元胞區的首個相鄰的柱體組之間的間距大于等于相鄰的元胞區柱體之間的間距，相鄰的柱體組之間的平均間距增大比例小于預設比例；其中，所述預設比例選自小于2的有理數。

可選的，所述半導體襯底包含基底以及第一導電類型的外延層，所述元胞區和終端區位于所述外延層內。

可選的，滿足以下一項或多項：所述第一導電類型為N型，所述第二導電類型為P型。

可選的，在所述終端區的半導體襯底內形成多個柱體組包括：在所述終端區的半導體襯底內形成多個溝槽組，每個溝槽組內的溝槽具有第一寬度；在所述溝槽組內的每個溝槽內形成所述柱體。