[發明專利]半導體器件及其形成方法

在審

• 申請號: 202310254963.3
• 申請日: 2023-03-09
• 公開（公告）號: CN116364551A
• 公開（公告）日: 2023-06-30
• 發明（設計）人: 陳益群;宣傳進;鄧維平;林澤佑;施云生
• 申請（專利權）人: 寧波群芯微電子股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/06;H01L29/78
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 張英英

1.一種半導體器件的形成方法，其特征在于，包括：

提供半導體襯底，所述半導體襯底包含元胞區和終端區，且所述終端區環繞所述元胞區，所述半導體襯底具有第一導電類型；

在所述終端區的半導體襯底內形成多個柱體組，所述柱體組中的柱體具有第二導電類型，與所述半導體襯底形成超結結構；

其中，每個柱體組內的各個柱體之間的間距相等，每兩個相鄰的柱體組之間的間距沿著遠離所述元胞區的方向逐漸增大。

2.根據權利要求1所述的半導體器件的形成方法，其特征在于，

靠近所述元胞區的預設數量個柱體組內包含的柱體數量相等，且大于遠離所述元胞區的剩余柱體組內包含的柱體數量。

3.根據權利要求2所述的半導體器件的形成方法，其特征在于，

遠離所述元胞區的剩余柱體組內包含的柱體數量不完全一致，且所述剩余柱體組中每兩個相鄰的柱體組內的柱體數量沿著遠離所述元胞區的方向減小或保持一致。

4.根據權利要求1至3任一項所述的半導體器件的形成方法，其特征在于，所述元胞區的半導體襯底內形成有多個均勻分布的元胞區柱體；

靠近所述元胞區的首個相鄰的柱體組之間的間距大于等于相鄰的元胞區柱體之間的間距，相鄰的柱體組之間的平均間距增大比例小于預設比例；

其中，所述預設比例選自小于2的有理數。

5.根據權利要求1所述的半導體器件的形成方法，其特征在于，所述半導體襯底包含基底以及第一導電類型的外延層，所述元胞區和終端區位于所述外延層內。

6.根據權利要求5所述的半導體器件的形成方法，其特征在于，滿足以下一項或多項：

所述第一導電類型為N型，所述第二導電類型為P型。

7.根據權利要求1所述的半導體器件的形成方法，其特征在于，在所述終端區的半導體襯底內形成多個柱體組包括：

在所述終端區的半導體襯底內形成多個溝槽組，每個溝槽組內的溝槽具有第一寬度；

在所述溝槽組內的每個溝槽內形成所述柱體。

8.根據權利要求7所述的半導體器件的形成方法，其特征在于，在所述溝槽組內的每個溝槽內形成所述柱體之前，所述方法還包括：

選擇所述溝槽的部分或全部，去除每個溝槽的頂部側壁的一部分，以得到擴大頂部后的溝槽，其中，所述擴大頂部后的溝槽的頂部具有第二寬度，且所述第二寬度大于所述第一寬度。

9.根據權利要求8所述的半導體器件的形成方法，其特征在于，所述元胞區包含體區和元胞區柱體，所述元胞區柱體穿通所述體區，且所述元胞區柱體的深度與所述柱體的深度一致；

所述擴大頂部后的溝槽的第一寬度與第二寬度之間的分界線位置的深度大于所述體區的底部表面深度與第一預設深度的深度之和；

或者，

所述擴大頂部后的溝槽的第一寬度與第二寬度之間的分界線位置的深度小于所述體區的底部表面深度與第二預設深度的深度之差。

10.根據權利要求1所述的半導體器件的形成方法，其特征在于，自第二個柱體組起，每個柱體組內的各個柱體之間的間距等于當前柱體組與前一個相鄰的柱體組之間的間距。

11.一種半導體器件，其特征在于，包括：

半導體襯底，所述半導體襯底包含元胞區和終端區，且所述終端區環繞所述元胞區，所述半導體襯底具有第一導電類型；

多個柱體組，位于所述終端區的半導體襯底內，所述柱體組中的柱體具有第二導電類型，與所述半導體襯底形成超結結構；

其中，每個柱體組內的各個柱體之間的間距相等，每兩個相鄰的柱體組之間的間距沿著遠離所述元胞區的方向逐漸增大。

12.根據權利要求11所述的半導體器件，其特征在于，

靠近所述元胞區的預設數量個柱體組內包含的柱體數量相等，且大于遠離所述元胞區的剩余柱體組內包含的柱體數量。