[發(fā)明專利]一種存儲器以及測試方法

有效

• 申請?zhí)枺?/td>: 202310238732.3
• 申請日: 2023-03-14
• 公開（公告）號: CN116092564B
• 公開（公告）日: 2023-06-23
• 發(fā)明（設(shè)計）人: 莊勇;陸天辰;劉芙彤;王衛(wèi)濤;吳潤錦
• 申請（專利權(quán)）人: 長鑫存儲技術(shù)有限公司
• 主分類號: G11C29/12
• 分類號: G11C29/12;G11C29/20
• 代理公司: 北京派特恩知識產(chǎn)權(quán)代理有限公司 11270
• 代理人: 賈偉;吳素花

本公開提供了一種存儲器以及測試方法，該存儲器中，命令生成電路，用于根據(jù)第一時鐘信號和第一使能信號生成讀寫時鐘信號；以及接收地址產(chǎn)生電路發(fā)送的列地址結(jié)束信號，并根據(jù)列地址結(jié)束信號生成預(yù)充電信號；地址產(chǎn)生電路，用于根據(jù)讀寫時鐘信號進(jìn)行列地址計數(shù)且在每完成一行存儲單元的寫操作或讀操作時，生成列地址結(jié)束信號；以及根據(jù)預(yù)充電信號進(jìn)行行地址計數(shù)且在行地址計數(shù)值滿足預(yù)設(shè)值時，確定讀寫控制信號的電平狀態(tài)；其中，每當(dāng)行地址計數(shù)值滿足預(yù)設(shè)值時，讀寫控制信號的電平狀態(tài)發(fā)生翻轉(zhuǎn)，以達(dá)到節(jié)省相關(guān)電路的目的。

技術(shù)領(lǐng)域

本公開涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種存儲器以及測試方法。

背景技術(shù)

隨著半導(dǎo)體技術(shù)的不斷發(fā)展，人們在制造和使用計算機(jī)等設(shè)備時，對數(shù)據(jù)的傳輸速度提出了越來越高的要求。以動態(tài)隨機(jī)存取存儲器（Dynamic?Random?Access?Memory，DRAM）為例，為了保證其存儲功能的正確性，需要對存儲器進(jìn)行測試，例如進(jìn)行存儲器內(nèi)建自測試（Memory?Build?In?Self?Test，MBIST）。

在對存儲陣列進(jìn)行測試時，首先需要進(jìn)行寫操作，寫完整個存儲陣列之后再使用相同的方式進(jìn)行讀操作。但是相關(guān)技術(shù)中，有可能寫完整個存儲陣列的時間已經(jīng)超過刷新周期，這時候需要插入額外的刷新命令，從而不僅會浪費時間，而且還需要使用生成刷新命令的相關(guān)電路。

發(fā)明內(nèi)容

本公開提供了一種存儲器以及測試方法，可以避免插入刷新命令，從而不僅節(jié)省時間，而且還能夠最大程度的減少電路面積。

本公開的技術(shù)方案是這樣實現(xiàn)的：

第一方面，本公開實施例提供了一種存儲器，存儲器包括存儲陣列和控制電路，存儲陣列包括多個存儲單元，在存儲陣列中使用行地址和列地址指示存儲單元；控制電路包括命令生成電路和地址產(chǎn)生電路，且命令生成電路和地址產(chǎn)生電路連接，其中：

命令生成電路，用于接收第一時鐘信號和第一使能信號，根據(jù)第一時鐘信號和第一使能信號生成讀寫時鐘信號；以及接收地址產(chǎn)生電路發(fā)送的列地址結(jié)束信號，并根據(jù)列地址結(jié)束信號生成預(yù)充電信號，預(yù)充電信號用于指示對存儲單元進(jìn)行預(yù)充電；

地址產(chǎn)生電路，用于接收讀寫時鐘信號和預(yù)充電信號，根據(jù)讀寫時鐘信號進(jìn)行列地址計數(shù)且在每完成一行存儲單元的寫操作或讀操作時，生成列地址結(jié)束信號；以及根據(jù)預(yù)充電信號進(jìn)行行地址計數(shù)且在行地址計數(shù)值滿足預(yù)設(shè)值時，確定讀寫控制信號的電平狀態(tài)，并將讀寫控制信號發(fā)送給命令生成電路；

其中，讀寫時鐘信號用于在讀寫控制信號處于預(yù)設(shè)電平狀態(tài)時，指示存儲單元進(jìn)行讀操作或者寫操作，以及每當(dāng)行地址計數(shù)值滿足預(yù)設(shè)值時，讀寫控制信號的電平狀態(tài)發(fā)生翻轉(zhuǎn)；預(yù)設(shè)電平狀態(tài)包括第一電平狀態(tài)或者第二電平狀態(tài)。

在一些實施例中，預(yù)設(shè)值等于存儲陣列中所有行地址數(shù)量的一半。

在一些實施例中，控制電路還包括時鐘生成電路，其中：

時鐘生成電路，用于接收結(jié)束信號和第一使能信號，在第一使能信號處于第一電平狀態(tài)且結(jié)束信號處于第二電平狀態(tài)時，生成第一時鐘信號；以及在結(jié)束信號處于第一電平狀態(tài)時，屏蔽第一時鐘信號。

在一些實施例中，地址產(chǎn)生電路，還用于在存儲陣列中的所有列地址和所有行地址均全部計數(shù)完成時，生成結(jié)束信號，并將結(jié)束信號發(fā)送給時鐘生成電路。

在一些實施例中，命令生成電路包括第一邏輯模塊、第一移位模塊和脈沖產(chǎn)生模塊，其中：

第一邏輯模塊，用于接收第一使能信號，對第一使能信號進(jìn)行延遲及邏輯運算，生成第一激活信號，第一激活信號用于激活存儲陣列中的一行存儲單元；

第一移位模塊，用于接收第一激活信號和第一時鐘信號，根據(jù)第一時鐘信號對第一激活信號進(jìn)行采樣及移位處理，生成移位激活信號；