[發(fā)明專利]一種多級(jí)CTLE發(fā)射極電路及芯片

在審

• 申請(qǐng)?zhí)枺?/td>: 202310232674.3
• 申請(qǐng)日: 2023-03-06
• 公開（公告）號(hào): CN116317992A
• 公開（公告）日: 2023-06-23
• 發(fā)明（設(shè)計(jì)）人: 郝凱;張寶馨;趙君偉;羅旭;陳代英;劉夢(mèng)
• 申請(qǐng)（專利權(quán)）人: 北京全路通信信號(hào)研究設(shè)計(jì)院集團(tuán)有限公司
• 主分類號(hào): H03F3/30
• 分類號(hào): H03F3/30;H03F1/32;H04B1/04
• 代理公司: 北京品源專利代理有限公司 11332
• 代理人: 王風(fēng)茹

本發(fā)明公開了一種多級(jí)CTLE發(fā)射極電路及芯片。該多級(jí)CTLE發(fā)射極電路包括：級(jí)聯(lián)連接的CTLE電路和均衡輸出極電路；均衡輸出極電路包括：輸出級(jí)結(jié)構(gòu)、偏置結(jié)構(gòu)和第一可調(diào)結(jié)構(gòu)；輸出級(jí)結(jié)構(gòu)的輸入端與CTLE電路的輸出端電連接，輸出級(jí)結(jié)構(gòu)的輸出端作為CTLE發(fā)射極電路的輸出端；偏置結(jié)構(gòu)連接于輸出級(jí)結(jié)構(gòu)和第一可調(diào)結(jié)構(gòu)之間，偏置結(jié)構(gòu)由偏置電壓控制；可調(diào)結(jié)構(gòu)用于調(diào)整均衡輸出極電路的零極點(diǎn)。本發(fā)明實(shí)施例的技術(shù)方案可提供多個(gè)零極點(diǎn)，增加補(bǔ)償位置，提高補(bǔ)償幅度，解決單級(jí)CTLE電路均衡引起的帶內(nèi)不平整問(wèn)題。

技術(shù)領(lǐng)域

本發(fā)明涉及芯片電路技術(shù)領(lǐng)域，尤其涉及一種多級(jí)CTLE發(fā)射極電路及芯片。

背景技術(shù)

隨著信息時(shí)代的到來(lái)，互聯(lián)網(wǎng)為人們提供越來(lái)越多的信息，同時(shí)也要求具有更大傳輸帶寬的寬帶網(wǎng)。

針對(duì)高速通信電路日益增長(zhǎng)的高帶寬要求，目前采用的有效方法為級(jí)聯(lián)均衡電路，即連續(xù)時(shí)間線性均衡器(Continuous?Time?Linear?Equalization，CTLE)級(jí)聯(lián)。但對(duì)于非線性電路，電路頻域上需要多個(gè)補(bǔ)償位置。然而，CTLE電路無(wú)法提供足夠的補(bǔ)償點(diǎn)，CTLE電路本身也會(huì)受到帶寬的限制，輸出能力不足，無(wú)法提供大幅度的補(bǔ)償，并且容易引起電路頻域上的帶內(nèi)不平整問(wèn)題。

發(fā)明內(nèi)容

本發(fā)明提供了一種多級(jí)CTLE發(fā)射極電路及芯片，以提供補(bǔ)償位置，提高補(bǔ)償幅度，解決電路頻域上的帶內(nèi)不平整問(wèn)題。

根據(jù)本發(fā)明的一方面，提供了一種多級(jí)CTLE發(fā)射極電路，包括：級(jí)聯(lián)連接的CTLE電路和均衡輸出極電路；

所述CTLE電路的輸入端作為所述多級(jí)CTLE發(fā)射極電路的輸入端，CTLE電路的輸出端與所述均衡輸出極電路的輸入端電連接，所述均衡輸出極電路的輸出端作為所述CTLE發(fā)射極電路的輸出端；

所述均衡輸出極電路包括：輸出級(jí)結(jié)構(gòu)、偏置結(jié)構(gòu)和第一可調(diào)結(jié)構(gòu)；

所述輸出級(jí)結(jié)構(gòu)的輸入端與所述CTLE電路的輸出端電連接，所述輸出級(jí)結(jié)構(gòu)的輸出端作為所述多級(jí)CTLE發(fā)射極電路的輸出端；所述偏置結(jié)構(gòu)連接于所述輸出級(jí)結(jié)構(gòu)和所述第一可調(diào)結(jié)構(gòu)之間，所述偏置結(jié)構(gòu)由偏置電壓控制；所述第一可調(diào)結(jié)構(gòu)用于調(diào)整所述均衡輸出極電路的零極點(diǎn)。

可選地，所述CTLE電路級(jí)數(shù)有多個(gè)，多個(gè)所述CTLE電路級(jí)聯(lián)連接。

可選地，所述CTLE電路包括：輸入級(jí)結(jié)構(gòu)、分壓結(jié)構(gòu)和第二可調(diào)結(jié)構(gòu)；

所述輸入級(jí)結(jié)構(gòu)的輸入端作為所述CTLE電路的輸入端，所述分壓結(jié)構(gòu)連接于電源電壓和所述輸入級(jí)結(jié)構(gòu)之間，所述分壓結(jié)構(gòu)的輸出端作為所述CTLE電路的輸出端；所述第二可調(diào)結(jié)構(gòu)連接于所述輸入級(jí)結(jié)構(gòu)和接地電壓之間。

可選地，所述CTLE電路的輸入端包括正相輸入端和反相輸入端；

所述CTLE電路包括的輸入級(jí)結(jié)構(gòu)包括：第一晶體管和第二晶體管；所述第一晶體管的控制極與所述正相輸入端電連接，所述第二晶體管的控制極與所述反相輸入端電連接；

所述第一晶體管的第一極和所述第二晶體管的第一極均與所述分壓結(jié)構(gòu)電連接，所述第一晶體管的第二極和所述第二晶體管的第二極均與所述第二可調(diào)結(jié)構(gòu)電連接。

可選地，所述CTLE電路的分壓結(jié)構(gòu)的輸出端為兩級(jí)分壓輸出；

所述均衡輸出級(jí)電路的輸出級(jí)結(jié)構(gòu)包括：兩級(jí)分壓輸入，所述兩級(jí)分壓輸入分別與所述兩級(jí)分壓輸出電連接。

可選地，所述CTLE電路的分壓結(jié)構(gòu)包括：第一電阻、第二電阻、第三電阻和第四電阻；

所述第二電阻和所述第四電阻串聯(lián)于所述電源電壓和所述第一晶體管的第一極之間，所述第二電阻和所述第四電阻的連接點(diǎn)作為第一分壓正相輸出端，所述第四電阻和所述第一晶體管的第一極的連接點(diǎn)作為第二分壓正相輸出端；