[發(fā)明專利]一種多級CTLE發(fā)射極電路及芯片

在審

• 申請?zhí)枺?/td>: 202310232674.3
• 申請日: 2023-03-06
• 公開（公告）號: CN116317992A
• 公開（公告）日: 2023-06-23
• 發(fā)明（設計）人: 郝凱;張寶馨;趙君偉;羅旭;陳代英;劉夢
• 申請（專利權）人: 北京全路通信信號研究設計院集團有限公司
• 主分類號: H03F3/30
• 分類號: H03F3/30;H03F1/32;H04B1/04
• 代理公司: 北京品源專利代理有限公司 11332
• 代理人: 王風茹

1.一種多級CTLE發(fā)射極電路，其特征在于，包括：級聯(lián)連接的CTLE電路和均衡輸出極電路；

所述CTLE電路的輸入端作為所述多級CTLE發(fā)射極電路的輸入端，CTLE電路的輸出端與所述均衡輸出極電路的輸入端電連接，所述均衡輸出極電路的輸出端作為所述CTLE發(fā)射極電路的輸出端；

所述均衡輸出極電路包括：輸出級結構、偏置結構和第一可調(diào)結構；

所述輸出級結構的輸入端與所述CTLE電路的輸出端電連接，所述輸出級結構的輸出端作為所述多級CTLE發(fā)射極電路的輸出端；所述偏置結構連接于所述輸出級結構和所述第一可調(diào)結構之間，所述偏置結構由偏置電壓控制；所述第一可調(diào)結構用于調(diào)整所述均衡輸出極電路的零極點。

2.根據(jù)權利要求1所述的多級CTLE發(fā)射極電路，其特征在于，所述CTLE電路級數(shù)有多個，多個所述CTLE電路級聯(lián)連接。

3.根據(jù)權利要求1所述的多級CTLE發(fā)射極電路，其特征在于，所述CTLE電路包括：輸入級結構、分壓結構和第二可調(diào)結構；

所述輸入級結構的輸入端作為所述CTLE電路的輸入端，所述分壓結構連接于電源電壓和所述輸入級結構之間，所述分壓結構的輸出端作為所述CTLE電路的輸出端；所述第二可調(diào)結構連接于所述輸入級結構和接地電壓之間。

4.根據(jù)權利要求3所述的多級CTLE發(fā)射極電路，其特征在于，所述CTLE電路的輸入端包括正相輸入端和反相輸入端；

所述CTLE電路包括的輸入級結構包括：第一晶體管和第二晶體管；所述第一晶體管的控制極與所述正相輸入端電連接，所述第二晶體管的控制極與所述反相輸入端電連接；

所述第一晶體管的第一極和所述第二晶體管的第一極均與所述分壓結構電連接，所述第一晶體管的第二極和所述第二晶體管的第二極均與所述第二可調(diào)結構電連接。

5.根據(jù)權利要求4所述的多級CTLE發(fā)射極電路，其特征在于，所述CTLE電路的分壓結構的輸出端為兩級分壓輸出；

所述均衡輸出級電路的輸出級結構包括：兩級分壓輸入，所述兩級分壓輸入分別與所述兩級分壓輸出電連接。

6.根據(jù)權利要求5所述的多級CTLE發(fā)射極電路，其特征在于，所述CTLE電路的分壓結構包括：第一電阻、第二電阻、第三電阻和第四電阻；

所述第二電阻和所述第四電阻串聯(lián)于所述電源電壓和所述第一晶體管的第一極之間，所述第二電阻和所述第四電阻的連接點作為第一分壓正相輸出端，所述第四電阻和所述第一晶體管的第一極的連接點作為第二分壓正相輸出端；

所述第一電阻和所述第三電阻串聯(lián)于所述電源電壓和所述第二晶體管的第一極之間，所述第一電阻和所述第三電阻的連接點作為第一分壓反相輸出端，所述第三電阻和所述第二晶體管的第一極的連接點作為第二分壓反相輸出端。

7.根據(jù)權利要求6所述的多級CTLE發(fā)射極電路，其特征在于，所述均衡輸出級電路的輸出端包括正相輸出端和反相輸出端；

所述均衡輸出級電路的輸出級結構包括：第三晶體管、第四晶體管、第五晶體管和第六晶體管；

所述第三晶體管和所述第五晶體管串聯(lián)于所述電源電壓和所述正相輸出端之間，所述第三晶體管的控制極與所述第一分壓正相輸入端電連接，所述第五晶體管的控制極與所述第二分壓正相輸入端電連接；

所述第四晶體管和所述第六晶體管串聯(lián)于所述電源電壓和所述反相輸出端之間，所述第四晶體管的控制極與所述第一分壓反相輸入端電連接，所述第六晶體管的控制極與所述第二分壓反相輸入端電連接。

8.根據(jù)權利要求7所述的多級CTLE發(fā)射極電路，其特征在于，所述均衡輸出級電路的偏置結構包括：第七晶體管和第八晶體管；

所述第七晶體管的控制極與正相偏置電壓電連接，所述第七晶體管的第一極與所述正相輸出端電連接；所述第八晶體管的控制極與反相偏置電壓電連接，所述第八晶體管的第一極與所述反相輸出端電連接；所述第七晶體管的第二極和所述第八晶體管的第二極均與所述第一可調(diào)結構電連接。