[發明專利]一種放大電路和包括其的放大器

有效

• 申請號: 202310219407.2
• 申請日: 2023-03-09
• 公開（公告）號: CN115940830B
• 公開（公告）日: 2023-05-16
• 發明（設計）人: 甄建宇;陳君濤;呂子豪;郭建;湯曉東;李飛宇;朱安康;周爵;劉歡;孫思強;王滔;向興婧
• 申請（專利權）人: 三微電子科技（蘇州）有限公司
• 主分類號: H03F1/26
• 分類號: H03F1/26;H03F1/56;H03F3/45
• 代理公司: 北京品源專利代理有限公司 11332
• 代理人: 倪焱

1.一種放大電路，其特征在于，包括：設置在第一芯片上的一級放大電路；依次設置在第二芯片上的二級放大電路、與所述一級放大電路匹配的第一外圍電路、與所述二級放大電路匹配的第二外圍電路、信號接入單元、信號輸出單元；

所述一級放大電路與所述第一外圍電路通過焊球垂直互聯，所述二級放大電路與所述第二外圍電路電連接，其中，所述一級放大電路的增益大于所述二級放大電路的增益；

所述第一外圍電路的一側感應所述信號接入單元的射頻信號形成第一感應信號，所述第一感應信號被所述一級放大電路放大形成第一放大信號，由所述第一外圍電路的另一側輸出；所述第二外圍電路的一側感應所述第一放大信號形成第二感應信號，所述第二感應信號被所述二級放大電路放大形成第二放大信號，由所述第二外圍電路的另一側輸出；所述信號輸出單元感應所述第二放大信號并輸出兩次放大的所述射頻信號。

2.根據權利要求1所述的放大電路，其特征在于，所述第一芯片為砷化鎵有源器件，所述第二芯片為硅基芯片。

3.根據權利要求1或2所述的放大電路，其特征在于，所述一級放大電路為差分對管形式電路。

4.根據權利要求3所述的放大電路，其特征在于，所述一級放大電路包括第一晶體管和第二晶體管，所述第一晶體管的源極和所述第二晶體管的源極電連接形成第一端，所述第一晶體管的柵極為第二端，所述第一晶體管的漏極為第三端，所述第二晶體管的柵極為第四端，所述第二晶體管的漏極為第五端；

所述第一外圍電路包括與所述第一端、所述第二端、所述第三端、所述第四端和所述第五端垂直焊接的五個焊接端。

5.根據權利要求4所述的放大電路，其特征在于，所述第一外圍電路包括：第一電感、第二電感、第三電感和第四電感；所述第一電感的一端為與所述第二端焊接的第二焊接端，另一端與所述第二電感的一端連接接地，所述第二電感的另一端為與所述第三端焊接的第三焊接端；所述第三電感的一端為與所述第四端焊接的第四焊接端，另一端與所述第四電感的一端連接至電源，所述第四電感的另一端為與所述第五端焊接的第五焊接端；

還包括：偏置電阻，所述偏置電阻的一端為與所述第一端焊接的第一焊接端，另一端接地。

6.根據權利要求1或2所述的放大電路，其特征在于，所述二級放大電路為差分電路。

7.根據權利要求6所述的放大電路，其特征在于，所述二級放大電路包括第三晶體管和第四晶體管，所述第三晶體管的源極與所述第四晶體管的源極連接接地；

所述第三晶體管的柵極、漏極，所述第四晶體管的柵極、漏極，還與所述第二外圍電路電連接。

8.根據權利要求7所述的放大電路，其特征在于，所述第二外圍電路包括：第五電感、第六電感、第七電感和第八電感；所述第五電感的一端與所述第三晶體管的柵極連接，另一端與所述第六電感的一端連接電源，所述第六電感的另一端與所述第四晶體管的柵極連接；所述第七電感的一端與所述第三晶體管的漏極連接，另一端與所述第八電感的一端連接至電源，所述第八電感的另一端與所述第四晶體管的漏極連接。

9.根據權利要求5所述的放大電路，其特征在于，所述信號接入單元包括第九電感，所述第九電感的一端用于接入射頻信號，另一端接地，所述第九電感分別與所述第一電感和所述第二電感形成互感。

10.根據權利要求8所述的放大電路，其特征在于，所述信號輸出單元包括第十電感，所述第十電感的一端用于輸出放大后的射頻信號，另一端接地，所述第十電感分別與所述第七電感和所述第八電感形成互感。

11.一種放大器，其特征在于，包括如權利要求1-10任一項所述的放大電路。