[發明專利]半導體結構及其形成方法

在審

• 申請號: 202310212686.X
• 申請日: 2023-03-07
• 公開（公告）號: CN116435253A
• 公開（公告）日: 2023-07-14
• 發明（設計）人: 鮑正恩;陳柏儒;廖志騰;林建宏;林琳婷
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/48
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 黃艷

本公開涉及一種半導體結構及其形成方法。在等離子體灰化之后且修整制程之前，恢復層(例如，有機及/或錫基材料)形成于凹槽中，其中形成相鄰的MEOL或BEOL結構?；謴蛯颖４嬗舱谡植牧吓c介電材料，使得相鄰的MEOL或BEOL結構的上表面保持物理性分開。因此，相鄰的MEOL或BEOL結構保持電性隔絕與功能。

技術領域

本公開實施例是關于半導體技術，且特別關于一種保持導孔物理性分開的方法與結構。

背景技術

一些電子裝置，例如處理器、存儲器裝置、或其他類型的電子裝置，包括中端(middle?end?of?line，MEOL)區域，其電性連接前端(front?end?of?line，FEOL)區域中的晶體管到后端(back?end?of?line，BEOL)區域。前端區域或終端區域可以包含介電層與形成于介電層中的導孔插塞。插塞可以包含用于電性連接的一或多個金屬。

發明內容

本公開實施例提供了一種半導體結構的形成方法，包含：進行介電層的第一蝕刻以制造第一凹槽與第二凹槽，其中該第一凹槽的上部分借由硬遮罩層與該第二凹槽的上部分物理性分開；在該硬遮罩層上形成恢復層(recovery?layer)，其包括至少化學形式C_xH_y的聚合物、包括錫(Sn)的材料、或氟化鈦(TiF)和氰基(CN^-)的組合；進行該介電層的第二蝕刻以暴露第一凹槽內的第一后端(back?end?of?line，BEOL)導電結構與第二凹槽內的第二后端導電結構，其中在該介電層的該第二蝕刻期間，該恢復層減少該硬遮罩層的蝕刻；以及在該第一凹槽內形成第一導電結構且在該第二凹槽內形成第二導電結構。

本公開實施例提供了一種半導體結構的形成方法，包含：進行介電層的第一蝕刻以制造第一凹槽與第二凹槽；在該介電層上方的硬遮罩層上形成恢復層；進行該介電層的第二蝕刻以暴露該第一凹槽內的第一下金屬與該第二凹槽內的第二下金屬，其中在該介電層的該第二蝕刻期間，減少該硬遮罩層的蝕刻；以及在該第一凹槽內形成第一上金屬與在該第二凹槽內形成第二上金屬。

本公開實施例提供了一種半導體結構，包含：第一導孔，電性連接第一后端(BEOL)導電結構到前端(front?end?of?line，FEOL)；以及第二導孔，電性連接第二BEOL導電結構到該FEOL，其中該第一導孔與該第二導孔具有不超過35納米(nm)的節距，且該第一導孔與該第二導孔借由至少一硬遮罩層電性隔絕。

附圖說明

以下將配合所附圖式詳述本公開的各面向。應強調的是，依據在業界的標準做法，各種特征并未按照比例繪制且僅用以說明例示。事實上，可能任意地放大或縮小元件的尺寸，以清楚地表現出本公開的特征。

圖1是可以實現在本文中描述的系統及/或方法的示例環境的圖。

圖2是在本文中描述的示例半導體結構的圖。

圖3A-圖3J是在本文中描述的示例實施的圖。

圖4A-圖4C是在本文中描述的示例導孔形狀的圖。

圖5是在本文中描述的圖1的一或多個裝置的示例組件的圖。

圖6是與形成在本文中描述的半導體結構相關的示例制程的流程圖。

其中，附圖標記說明如下：

100：環境

102：沉積設備

104：曝光設備

106：顯影設備

108：蝕刻設備

110：平坦化設備

112：電鍍設備

114：離子布植設備/光阻去除設備